Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
37 Trend Guide Leistungshalbleiter 2022 www markttechnik de ren Bauelement Dadurch sinkt der Kanalwiderstand Zweitens können Trench-MOSFETs möglicherweise den Widerstand im JFET-Bereich eines planaren MOSFET eliminieren Dabei handelt es sich um den Bereich in dem der Strom von zwei Kanälen zwischen den pdotierten Kontakten stark zusammengedrängt wird Wie wir noch sehen werden kann jedoch ein pragmatisches Design dazu führen dass ein JFETähnlicher Bereich wieder eingeführt wird Drittens sollte es möglich sein mehr Gates in vertikalen Gräben zu platzieren als planare Gates wodurch sich der Abstand zwischen den Zellen verringert und die Stromdichte steigt Allerdings lassen sich Trench-MOSFETs nur schwer im Hinblick auf Zuverlässigkeit und Robustheit optimieren Denn es gilt das hohe elektrische Feld in Siliziumkarbid das neunmal höher als in Silizium ist an der Oberseite des Bauelements zu maximieren und gleichzeitig das empfindliche Gate-Oxid das sich ebenfalls an der Oberseite des Bauelements befindet vor diesem Feld zu schützen Um diesen Spagat zu bewältigen bedarf es eines ausgeklügelten aber komplizierten Bauteil-Layouts Anderenfalls muss der Drift-Bereich stark überdimensioniert werden Derating was die Vorteile der Trench-Architektur wieder zunichtemacht Ein Nachteil von Trench-MOSFETs ist daher ihr komplizierteres Design wodurch in der Regel mehr Fertigungsschritte erforderlich sind von denen einige zusätzliche Komplikationen mit sich bringen können mit hoher Energie geschaffene tiefe Implantationen im Falle von Infineon oder tiefe Trench-Ätzungen bei Rohms neuer Gen 4 Trench-Designs von Rohm und Infineon Rohm und Infineon waren die ersten die auf Trench-MOSFETs umgestiegen sind und dabei sehr unterschiedliche Designs verwendet haben Bild 1 stellt schematisch verschiedene SiC-MOSFET-Designs gegenüber auch die Gen 3 und die Gen 4 von Rohm Bild 2 zeigt einen Schnitt durch die Bausteine der Gen 3 Dabei hat sich das Unternehmen für ein traditionelleres Design mit Kanälen auf jeder Seite des Gate Trench entschieden und nutzt Source Trenches und Blind Trenches auf jeder Seite in denen tiefe P-Implantationen den Gate Trench schützen Infineon hingegen lässt jeden Trench intensiver arbeiten Jeder Trench hat auf einer Seite nur einen Kanal während die andere Seite von einer tiefen P+-Implantation umgeben ist um das hohe elektrische Feld vom Gate-Oxid fernzuhalten Bild 1 Durch diese Anordnung kann die Kanalseite des Grabens perfekt auf den um 4° versetzten SiC-Kristall ausgerichtet werden – ein raffinierter Trick um den elektrischen Widerstand des Kristalls zu senken In Bild 2 sind die beiden inaktiven Source Trenches zwischen jedem aktiven Gate Trench sowie die breiten Body-Kontakte zu sehen wodurch der Zellenabstand für ein Trench-Bauelement sehr groß ist Betrachtet man dieses Bauelement jedoch in der Draufsicht ist dieses scheinbar verschwenderische Layout sinnvoll Anstelle der traditionellen streifenförmig angeordneten Gates die sich nur in einer Dimension über das Bauteil erstrecken verlaufen diese bei Gen-3-Bauteilen von Rohm sowohl von oben nach unten als auch von links nach rechts Dadurch entsteht ein cleveres zweidimensionales Gitter von Gates das die Gate-Dichte pro Flächeneinheit nahezu verdoppelt Dieses Konzept ähnelt dem sechseckigen Layout von Wolfspeed das die Gate-Dichte um den Faktor 1 3 vergrößert Allerdings konnte keines der Trench-Designs mit einem Ron · Aaufwarten der unter dem marktführender Planar-MOSFETs lag – bis Rohm die Gen 4 vorstellte Eine weitere wichtige Fragestellung war wie gut die Source Bild 2 Aufnahme der bisherigen Gen 3 der SiC-MOSFETs von Rohm unter dem Rasterelektrononenmikroskop Bi ld Tec hI ns ig ht s Bild 3 Aufnahme der neuen Gen 4 der SiC-MOSFETs von Rohm unter dem Rasterelektrononenmikroskop Bi ld Tec hI ns ig ht s