Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
14 Elektronik 19 2021 SyStemdeSign Mit zunehmender Komplexität der Schaltung und dem Streben nach kürzerer Produktentwicklungszeit wird die Notwendigkeit einer vollautomatischen Schaltplanverifizierung immer wichtiger Ohne eine ordnungsgemäße Schaltplanverifizierung besteht ein erhebliches Potenzial für zusätzliche Korrekturschleifen Hardware Respins eine verspätete Markteinführung erhöhte Rücksendungen von Kunden und eine schlechte Produktqualität Bild 2 Bei der manuellen Überprüfung von Schaltplänen konzentrieren sich die Entwicklerteams in der Regel nur auf die häufigsten Entwurfsprobleme ➔ ➔ Komponenten nicht richtig mit der Versorgungsspannung und Masse verbunden ➔ ➔ Schwache Leistung ➔ ➔ Dioden falsch ausgerichtet ➔ ➔ Verkehrte Netzanschlüsse ➔ ➔ Fehlanpassung von Logikpegeln an Pins unterschiedliche Spannungsschwellen ➔ ➔ Falsche Modulsteckverbindungen ➔ ➔ Kleinere Probleme die zu unnötigen Verzögerungen Kosten und Risiken führen Obwohl es sich hierbei nicht um komplexe Probleme handelt ist es schwierig wenn nicht gar unmöglich alle Vorkommen dieser Probleme in einer umfangreichen Schaltung visuell zu finden Und das sind nur die häufigsten Probleme im Schaltplan Es gibt noch viele weitere potenzielle Probleme die bei einer manuellen Überprüfung einfach nicht gefunden werden können Vollständig automatisierte Schaltplanverifizierung ECAD-Verifikationstools haben sich in der Vergangenheit auf die Layoutund Fertigungsaspekte des Entwurfs konzentriert nicht auf den Schaltplan In Anbetracht der Tatsache dass 78 % aller Projekte zwei oder mehr Wiederholungen erfahren und die Ursache für viele dieser Wiederholungen auf Fehler im Schaltplan zurückgeführt werden kann ist die Zeit für eine vollautomatische Schaltplanverifizierung gekommen Die Beseitigung von Schaltplanfehlern kann zu erheblichen Kostenund Zeiteinsparungen führen was eine frühe Markteinführung eine bessere Produktqualität und ein geringeres Risiko zur Folge hat Bild 3 Durch die vollständige Automatisierung der Schaltplanverifizierung die während der Schaltplanerfassung und nicht erst danach erfolgt verschiebt sich der Entwicklungsprozess Bild 4 was nachweisliche Vorteile mit sich bringt wie z Breduzierte Zykluszeiten geringere Kosten und die Eliminierung von Korrekturschleifen Design spins Mit der Xpedition-Schaltplanintegritätsanalyse von Siemens EDA einem Teil von Siemens Digital Industries Software können Ingenieure alle Netze auf einem Schaltplan mithilfe vordefinierter Checks und einer umfangreichen Modell-Bauteilbibliothek vollständig überprüfen Die Checks werden schnell und parallel zur Schaltplanerfassung ausgeführt sodass das Layout mit maximaler Sicherheit starten kann um auf Anhieb erfolgreich zu sein Die über 125 proprietären Schaltplanintegritätsprüfungen von Xpedition wurden entwickelt um sowohl parametrische Fehler als auch schlechte Entwurfspraktiken zu identifizieren Sie funktionieren mit allen wichtigen PCB-CAD-Programmen Dieser Grad an automatisierter Schaltplananalyse kann Entwicklerteams Hunderte von Stunden an visueller Inspektion und Laborzeit sparen Die automatisierte Schaltplananalyse sollte eingesetzt werden sobald der erste Schaltplan vollständig ist damit jedes Bauteil und Netz vollständig analysiert werden kann Dies kann geschehen bevor das PCB-Layout entworfen wird Im Verifizierungsbericht werden Schaltungsbereiche hervorgehoben die während einer Entwurfsprüfung im Team diskutiert werden sollten Die Integration der Schaltplanintegritätsanalyse in Xpedition verkürzt die Zeit die für die Überprüfung eines Schaltplans benötigt wird und erleichtert Entwicklern gleichzeitig die Arbeit Ein Analyseprojekt kann direkt aus dem Xpedition-Schaltplan heraus gestartet werden Spannungen können vorausgefüllt werden und Analyseergebnisse können sofort herangezoomt werden ohne dass eine zusätzliche Suche nach Bild 2 Mit steigender Komplexität der Schaltungen wächst auch das Risiko dass Fehler im Schaltplanentwurf nicht schnell erkannt werden Fehlt durch kürzer werdende Entwicklungsfenster Zeit für eine frühzeitige Verifikation kann das Finden und Beheben eines Fehlers einen hohen Aufwand bedeuten und hohe Kosten verursachen Bild Siemens EDA Bild 1 Die Komplexität moderner Elektronikschaltungen wird von Herstellern als die größte Herausforderung beim Entwurf des Leiterplattenlayouts angesehen Bild Siemens EDA nach Vorlage von Aberdeen Group