Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
Leistungselektronik während sich der On-Widerstand oft nur minimal erhöht Bei höheren Temperaturen ist der Anteil des Driftzonen-Widerstands noch ausgeprägter wodurch die Leistungseinbuße eines dickeren Bulk-Oxids in relativen Zahlen ausgedrückt nochmals deutlich kleiner wird Nutzt man eine dickere Bulk-Oxidschicht verzichtet man also bewusst auf ein nur geringes Maß an Leistungsfähigkeit im Gegenzug erhöht sich die Zuverlässigkeit der Bauteile jedoch drastisch Extrinsische Gate-OxidZuverlässigkeit bewerten Um die Ausfallwahrscheinlichkeiten unter normalen Betriebsbedingungen zuverlässig vorhersagen zu können ist es zwingend erforderlich Stresstests durchzuführen die das Frühausfallverhalten der Bauelemente untersuchen 7 Tests die darauf abzielen die intrinsische Lebenszeit des Bulk-Oxids zu erforschen eignen sich nicht um Ausfälle zu untersuchen die während des normalen Gerätebetriebs innerhalb der üblichen Chip-Lebensdauer auftreten können Ein Beispiel dafür sind hoch beschleunigte TDDB-Tests Time Dependent Dielectric Breakdown die typischerweise nur an einer kleinen Anzahl von Proben durchgeführt werden Um dieses Problem zu überwinden hat Infineon zwei neuartige Stresstest-Ansätze entwickelt beziehungsweise mitentwickelt Diese zielen darauf ab die Wirksamkeit des Screenings zu verifizieren Marathon-Stresstest Ein gängiger Ansatz extrinsische Ausfälle zu untersuchen ist der Marathon-Stresstest Dabei wird eine große Anzahl an Bauelementen so nah wie möglich an den realen Anwendungsbedingungen belastet Große Stückzahlen zu testen ist dabei besonders wichtig denn extrinsische Ausfälle sind in der Regel sehr selten insbesondere nach elektrischem Screening Im Gegensatz zum klassischen Burnin-Test ist die Stresszeit im Marathon-Test auch deutlich länger angesetzt 100 Tage lang werden parallel tausende Chips getestet wodurch sich die Wahrscheinlichkeit nochmal deutlich erhöht seltene extrinsische Fehler zu finden Um die großen Probenmengen zu bewältigen entwickelte Infineon einen speziellen Testaufbau Dabei werden mehrere Chips in einem Gehäuse viele Gehäuse auf einem Stressboard und mehrere Stressboards in einem Ofen untergebracht Noch dazu lassen sich mehrere Öfen parallel betreiben In einer Fallstudie wurden drei unabhängige Marathon-Testläufe an drei unterschiedlichen Mustergruppen durchgeführt Die getesteten Bauelemente wurden im Vorfeld elektrisch gescreent und wiesen dabei unterschiedliche extrinsische Defektdichten auf Die drei Gruppen entsprachen in etwa den einzelnen Entwicklungsstufen der Bauelemente Bei Gruppe 1 handelte es sich um Chips im Anfangsstadium der Oxid-Prozessentwicklung Eine Bezugsquelle für Ihre Stücklisten Aktuellste und größte Auswahl elektronischer Bauelemente auf Lager Mouser_EK 08 pdf S 1 Format 210 00 x 143 00 mm 26 Mar 2021 13 10 26