Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
10 www markttechnik de Nr 37 2020 Fokus|Halbleiter TSMC Technology Symposium Auf dem Weg zu 3 nm Auf dem diesjährigen virtuellen TSMC Technology Symposium betont Dr Maria Marced President von TSMC Europe dass sich die Halbleiterindustrie auch in Zeiten von Corona als widerstandsfähig erwiesen hat Marced »Der IWF geht davon aus dass das GDP in diesem Jahr um 4 9 Prozent sinken wird deutlich mehr als während Finanzkrise Gleichzeitig wird prognostiziert dass der Halbleiterumsatz 2020 stagniert oder sogar leicht steigt « Der Grund Halbleiter und die damit verbundenen Innovationen spielen gerade während der Pandemie eine wichtige Rolle Als Beispiel für die Innovationskraft der Halbleiterindustrie verweist Marced auf Chips DA1469BLE-SoCs von Dialog Semiconductor mit der hauseigenen WiRa-Technologie WiRa Wireless Ranging die mithilfe eines 55-nm-ULP-Prozesses ULP Ultra Low Power von TSMC gefertigt werden und Kontaktverfolgung und Social Distancing genauer und zuverlässiger durchführen können Ein weiteres Beispiel sind ihrer Meinung nach die Graphcore-Prozessoren mit knapp 60 Mrd Transistoren auf Basis des 7-nm-Prozesses von TSMC »TSMC steht zu seinem Ziel die Entwicklung von Prozesstechnologien weiter voranzutreiben« so Marced weiter Und Y J Mii Senior Vice President R&Dbei TSMC konkretisiert »Unsere Ausgaben für R&Dsind von 943 Mio Dollar im Jahr 2010 auf 2 959 Mrd Dollar im letzten Jahr gestiegen « Logikprozesse Laut Mii ist die N7-Plattform ein7-nm-FinFETProzess sehr gut am Markt angekommen Chips auf Basis dieser Technologie wandern vor allem in die neusten 5G-Endgeräte und Basisstationen sowie in KI-Networkingund HPC-Anwendungen »Wir haben bereits 1 Mrd Chips auf Basis dieses Prozesses ausgeliefert Bis heute sind über 140 NTOs New Tapeouts erfolgt bis Ende des Jahres sollten es über 200 sein« erklärt Mii weiter Die N7+-Plattform wiederum ist eine Weiterentwicklung von N7 mit zusätzlichen Vorteilen bei der Leistungsaufnahme der Geschwindigkeit und der Logikdichte sowie die erste Technologie in der Serienfertigung die auf EUV-Scanner setzt Bei der N6-Plattform setzt TSMC im Vergleich zu N7+ bei mehr Lagen auf EUV was die Fertigung deutlich vereinfacht »N6 ermöglicht dankt EUV und einer um 18 Prozent höheren Logikdichte deutliche Kostenvorteile Gleichzeitig ist N6 rückwärtskompatibel zu N7 was eine Migration von N7 auf N6 einfach macht« erklärt Mii Er geht davon aus dass N6 dank vermehrtem EUV-Einsatz eine höhere Ausbeute erreichen wird N5 N4 N3 Die N5-Plattform soll laut Mii in diesem Jahr in die Serienfertigung gehen Der Prozess ermöglicht gegenüber N7 eine um 15 Prozent höhere Geschwindigkeit bei gleicher Leistungsaufnahme oder eine um 30 Prozent verringerte Leistungsaufnahme bei gleicher Geschwindigkeit und eine um den Faktor 1 8 höhere Logikdichte Mii »Wir konnten die Defektdichte bei N5 schneller reduzieren als das bei N7 der Fall war « Der N5P-Prozess ermöglicht laut seiner Aussage im Vergleich zu N5 noch einmal eine 5-prozentige Geschwindigkeitssteigerung oder eine um 10 Prozent verringerte Leistungsaufnahme Darüber hinaus gibt Mii einen Ausblick auf den N4-Prozess das letzte Mitglied der 5-nm-Familie N4 lässt seiner Aussage nach weitere Verbesserungen bei der Leistungsaufnahme der Geschwindigkeit sowie der Dichte zu und soll eine breite Palette von Produktanforderungen abdecken Der Prozess soll sich durch weiter reduzierte Maskenlagen und durch eine problemlose Migration auszeichnen denn N4 zeichnet sich durch kompatible Design Rules SPICE und IPs zu N5 aus sodass die Entwickler das N5-Design-Ökosystem nutzen können TSMC will die Risk Production von N4 im vierten Quartal 2021 starten die Volumenproduktion soll 2022 laufen N3 Laut Marced läuft die Entwicklung der N3-Plattform Full Node Scaling nach Plan Mii »Das wird 2022 die fortschrittlichste FinFetProzesstechnologie sein « FinFETs sind aus der Sicht von TSMC die beste Wahl für 3-nm-Struturen Gegenüber N5 V1 soll mit dem 3-nmKnoten eine um 10 bis 15 Prozent höhere Geschwindigkeit bei gleicher Leistungsaufnahme bzw 25 bis 30 Prozent geringere LeistungsaufSpecialty Technology Platform Bilder TSMC