Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
Schwerpunkt|MCUs CPUs DSPs 48 www markttechnik de Nr 30 2020 Dr Diederik Verkest Program Director for Machine Learning beim Imec erklärt hinsichtlich AiMC dass ein Speicher-Array realisiert wird das sowohl die Gewichtungen speichert als auch die Matrix-Vektor-Multiplikationen Gewichtung und Aktivierung durchführt Dabei ist die programmierte Leitfähigkeit des Memristors proportional zum Wert der Gewichtung Die angelegte Spannung die proportional zur Aktivierung ist ergibt dann aufgrund des ohmschen Gesetzes einen Strom durch den Memristor der proportional zum Produkt zwischen Aktivierung und Gewichtung ist Speicherelemente in einer Spalte angeordnet repräsentieren einen Layer im neuronalen Netz Durch weitere Spalten können dementsprechend mehrere Layer realisiert werden Um weitere Berechnungen in der digitalen Domäne durchführen zu können sind DACs beziehungsweise ADCs an den Eingängen und Ausgängen der Speicher notwendig ANIA - Analog Inference Accelerator Mit ANIA hat das Imec jetzt einen Demonstrator-Chip präsentiert der beweist wie leistungsfähig AiMC ist Laut Dr Ioannis Papistas R&D-Ingenieur beim Imec erfolgte die Implementierung auf Basis des 22FDX-Prozesses von GlobalFoundries Der Test-Chip hat eine Größe von 4 mm2 das eigentliche analoge Makro ist nur 2 mm2 groß Es wurden 1024 Eingangssignale ins Makro und 512 Ausgangssignale realisiert In Zusammenarbeit mit GlobalFoundries konnte laut Papistas gezeigt werden dass mit verschiedenen Versorgungsspannungen 0 8 versus 0 6 Vdie gleichen Ausgangswerte realisiert werden können »ein wichtiger Punkt für Endgeräte die nur ein geringes Energiebudget zur Verfügung haben« so Papistas weiter Daneben konnte auch gezeigt werden dass die AIMCTechnologie eine hohe Genauigkeit erlaubt Um das zu beweisen wurde die Leistungsfähigkeit des ANIA am Cifer10-Datensatz geprüft Papistas erklärt weiter dass das Imec die Ergebnisse von ANIA mit den Ergebnissen von Pytorch einem Framework zur Entwicklung und zum Trainieren von neuronalen Netzwerken verglichen hat »Die Ergebnisse stimmen ziemlich gut überein wir haben weniger als 1 Prozent Abweichung « Darüber hinaus konnte anhand des Test-Chips gezeigt werden dass der SQNR-Wert Signal to Quantization Noise Ratio konstant über 30 dB liegt Papistas »Wir erreichen mit ANIA also durchgängig eine hohe Genauigkeit der durchschnittliche Fehler pro Layer liegt unter 1 3 Prozent Mit Hinblick auf Cifar10 liegt die Genauigkeit von ANIA bei 88 Prozent 1 Prozent weniger als bei digitalen Ansätzen « Beachtliches Marktpotenzial Der Bedarf an KI ist enorm Hiren Majmudar Vice President of Product Management for Computing and Wired Infrastructure bei GlobalFoundries verweist auf eine Statistik von ABI Research die besagt dass der jährliche Gesamtmarkt für KI-Silizium im letzten Jahr bei 10 432 Mrd Dollar lag Bis 2024 soll dieser Wert auf 21 280 Mrd Dollar steigen Stärkste Wachstumsraten sollen ASIC-Architekturen erhalten denen ein CAGR durchschnittliches Jahreswachstum von rund 30 Prozent vorhergesagt wird Den Boom von ASICs erklärt Majmudar damit dass ASICs also kundenspezifische Beschleuniger-ICs Marktentwicklung von KI-Halbleitern Bild GlobalFoundries Grundsätzliche Funktionsweise von AiMC-Beschleunigern Bild Imec