Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
Nr 29 2020 www markttechnik de 21 fetch-Buffer mit Multiplexer um die Ausgangsdaten von der richtigen Gruppe auswählen zu können Wenn die Speicheranfragen des Controllers interleaved sind sodass aufeinanderfolgende Anfragen auf verschiedene Gruppen zugreifen lässt sich die IO-Geschwindigkeit wiederum verdoppeln jetzt auf den achtfachen Wert des internen Taktes Wie kann nun die DDR5-Generation den IOTakt doch noch einmal verdoppeln? DDR5 macht eine Anleihe an eine Technik die schon in der DDR4-Generation zum Einsatz kam Channel Splitting Der 64 bit breite Bus wird nun in zwei unabhängige 32 bit breite Channels geteilt Dadurch kann das Prefetching auf 6n erhöht werden und so lässt sich der IO-Takt noch einmal steigern Ein höherer IO-Takt lässt sich allerdings nicht erzielen indem einfach dafür gesorgt wird dass der Bus in jedem Zyklus gefüllt ist Bei höheren Frequenzen sind einige Hürden zu überspringen so gilt es die Signalintegrität zu wahren das Rauschen zu beherrschen und für eine erträgliche Leistungsaufnahme zu sorgen Dafür stehen verschiedene Techniken zur Verfügung darunter On-Die Termination Differential Clocking und im Allgemeinen eine engere Anbindung der Speicher an den Prozessor Diese Techniken sind zumeist den DRAM-Typen wie LPDDR und GDDR entlehnt Low-Power-DDR-Typen LPDDR wurden auf eine niedrige Leistungsaufnahme hin optimiert Deshalb sind LPDDR-Typen enger an den Prozessor angebunden und so aufgebaut dass sie in unmittelbarer Nähe zum Prozessor auf die Leiterplatte gelötet werden können Meist aber werden sie gleich auf den Prozessor oder das SoC gesetzt Packageon-Package Diese höhere Integration führt dazu dass die Leiterbahnen die Speicher und Prozessor verbinden kurz sind und damit einen geringen Widerstand aufweisen Zudem haben die LPDDR-Typen keine feste Busbreite obwohl meist 32-bit-Busse vorkommen Die gegenüber regulären Speichern kleinere Busbreite führt ebenfalls zu einer geringeren Leistungsaufnahme Zudem wurde die Versorgungsspannung der Speicher reduziert Schließlich gelang es auch die Leistungsaufnahme im Standby über verschiedene Methoden zu reduzieren Dazu gehören Temperature Adjusted Refresh Partial Array Self Refresh und tiefe Power-Down-Modi Hier kommt es im Allgemeinen darauf an die richtige Balance zwischen Response-Time und niedriger Leistungsaufnahme im Standby zu finden Denn der Speicher benötigt immer etwas Zeit um aus den Power-Down-Modi aufzuwachen Erst dann kann er auf eine Anfrage antworten GDDR steht für Graphics Double Data Rate die GDDR-Typen wurden also für den Einsatz in Grafikkarten optimiert Heute lassen sie sich überall einsetzen wo es auf hohe Bandbreiten ankommt Auch die GDDR-Typen sind eng an den Prozessor angebunden in diesem Fall an den Grafikprozessor Allerdings sitzen sie nicht auf dem Gehäuse des Prozessors weil es kaum möglich wäre so auf die erforderliche Speicherkapazität zu kommen und weil die Wärmeabfuhr schwierig würde GDDR-Chips haben breitere Busse als typische DDR-Chips 32 bit und jeder GDDR-Chip ist direkt mit der GPU verbunden ohne dass auf einen Bus der Breite 64 bit gemultiplext werden muss Mehr GDDR-Chips auf der Grafikkarte bedeuten also eine höhere Busbreite Weil das Multiplexen wegfällt lässt sich der IO-Takt auf den Speichern erhöhen Diese höheren IOTaktraten werden durch höhere interne Lesegeschwindigkeiten durch kleinere SpeicherArrays und größere Peripherie-Schaltungen ermöglicht Das verringert allerdings die Speicherdichte der GDDR-Typen Die hohe Integration bedeutet auch dass die gesamte Speicherkapazität auf der Leiterplatte begrenzt ist Es passen höchstens 12 GDDR-Chips in unmittelbare Nähe rund um eine große GPU Über die GDDR-Generationen wurden dieselben Techniken genutzt um die Bandbreite zu erhöhen wie sie von den DDR-Typen bekannt sind Der erste GDDR-Standard war GDDR2 der auf DDR basierte GDDR wiederum beruhte auf GDDR2 GDDR4 spielte keine Rolle und kann hier übersprungen werden GDDR5 ist eine Fortentwicklung von DDR3 und ist immer noch weit verbreitet Hier kommt Differential Clocking zum Einsatz und es können zwei Memory Pages gleichzeitig geöffnet werden GDDR5X ist eine verbesserte GDDR5-Version in der ein Quad-Data-Rate-Modus QDR mit 16n-Prefetching eingeführt wurde Das wird über eine größere Zugriffsgranularität erkauft was für GPUs aber kein allzu großes Problem darstellt Die Neuerung in der GDDR6-Generation besteht in dem aus den LPDDR4-Typen bekannten Channel Splitting Damit stehen zwei schmalere Channels auf dem Bus zur Verfügung was zu einer kleineren Zugriffsgranularität führt So kam der 16n-Perefetch-QDRModus in den Standard GDDR6 könnte also auch GQDR6 genannt werden Alle bisherigen Betrachtungen zogen noch keinerlei Verbesserungen durch 3D-Strukturen wie Through SiSchematische Darstellung des Bank Grouping Die Packageon-Package-Integration bringt die Speicher-Chips näher an die Logikeinheit