Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
28 DESIGN&ELEKTRONIK 06 2020 Systemdesign Leiterplattenentwurf die Speicherplatinen wie auch für Stecker Gehäuse der Bausteine Memorycontroller und DRAM auch müssen mögliche Spannungspegel der Versorgungen berücksichtigt werden Diese einfach erscheinende Matrix resultiert jedoch in über 300 möglichen Konfigurationen was selbstverständlich mit statistischer Versuchsanordnung DoE Design of Experiments untersucht werden muss Selbst bei der daraus folgenden Reduktion der zu untersuchenden Fälle sind noch viele Berechnungen nötig welche eine einfache und zeiteffiziente Methode benötigen um die Simulationen sinnvoll aufsetzen zu können wie in Bild 9 gezeigt ■ Mit komfortablen Werkzeugen zum Ziel Die Werkzeuge von Keysight Technologies sind hierfür spezialisiert und setzen sich zusammen aus SIPro als EM-Extraktortool inklusive eines einfach zu benutzenden »DDR-Wizards« der die Ports und den benötigten Frequenzbereich automatisch generiert sodass der Benutzer schnell und ohne Vorwissen ein S-Parametermodell erzeugen kann Die Konzeption des »PATHWAVE Advanced Design System Memory Designer«-Elements ermöglicht nun ein Aufsetzen der Systemsimulation mit wenigen Mausklicks sodass der Schaltplan meist in weniger als 15 Minuten erstellt ist Die statistische oder transiente Simulation erfolgt in einigen Minuten Simulationszeit und man kann Datenaugen mit zugehörigen Spezifikationsmasken der Flankensteilheit Slew-Rate darstellen wie in Bild 10 für das statistisch berechnete Datenauge einer Adressleitung für eine Bitfehlerrate von 10-16 gezeigt ist Die neueren Spezifikationen für DDR4 und 5 dito für LPDDR basieren auf der Angabe der Bitfehlerrate Somit gewinnt die statistische Simulation mittels Faltung und Impulsantwort and Bedeutung da die Simulationszeit einer transienten Berechnung eben 1016 Bits erfordern würde und in unpraktikablen Simulationszeiten resultiert In Bild 10 erzeugt die größere Entfernung einer DRAM-Komponente von der Busterminierung ein zunehmendes Rückschwingen des Signals welches bei höheren Geschwindigkeiten untersucht werden sollte um den Kollaps des Datenauges zu vermeiden Im Fall einer transienten Simulation können die simulierten Spannungsverläufe direkt und automatisiert an die Oszilloskop-Software einer »Compliance Measurement«-Applikation für DDR4 und LPDDR4 und 5 übergeben werden Ein Messgerät ist dazu nicht nötig die Installation des Programms ist ausreichend Diese Software führt eine Konformitätsprüfung Bild 11 Automatisiert erzeugte Testergebnisse der Spezifikationsüberprüfung www designelektronik de