Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
■ Reflexionsarmes Layout Um eine höhere kapazitive Last und höhere Schaltfrequenzen auf dem sogenannten »flybyend«-terminierten Bus zu ermöglichen setzt man das »Loaded Impedance«-Prinzip ein um Reflexionen zu vermeiden Dabei kompensiert eine erhöhte Leitungsimpedanz die durch die DRAM-Eingangskapazität erzeugte effektive Impedanzverringerung von 60 auf 40 Ohm sodass zusammen mit der Leadin Eingangslänge in 40 Ohm ein reflexionsarmes 40-Ohm-Layout erreicht wird Zusätzlich muss bei der EM-Feldextraktion zur Erzeugung der S-Parameter zur genauen Beschreibung des Kanalmodels für die statistische Analyse das Spannungsversorgungsnetz sowie das zugehörige Massenetz und deren Entkopplung berücksichtigt werden Die Bilder 4 und 5 illustrieren was geschähe wenn sich bei einer Treiberschaltung in Push-Pull-Architektur die Referenz zwischen der Speicherplatine und dem Motherboard änderte Das Signal fließt bei Highund LowPegel über die Masse Ground und die Entkopplungskondensatoren zur Spannungsversorgung zurück das heißt nach VDD Der durch den Stromfluss verursachte Spannungshub auf der Versorgungsschiene ist symmetrisch zur Masse Das ändert sich im Fall einer gemischten Referenz der Rückflusspfads Bild 5 Auf dem Speichermodul sowie der Hauptplatine sind VDD und VSS jeweils ziemlich gut entkoppelt das heißt lokal folgen VDD und VSS einander Wegen der fehlenden Entkopplungskapazitäten am Steckerübergang koppelt die Störung des Schaltrauschens jedoch in die andere Spannungsversorgungschiene ein da der hochfrequente Anteil des Stromrückflusses über die Versorgungsebenen und die zugehörigen Via koppelt um dem Pfad der geringsten Induktivität zu folgen Dadurch entsteht auf der jeweils anderen Spannungsschiene eine große Störung an Schaltrauschen Hier kann nur noch eine frequenzabhängig optimierte Impedanz des Spannungsversorgungssystems lokal am Stecker Abhilfe schaffen ■ Ein Modell das in die Irre führt Eben jene Referenz des real physikalischen Stromrückpfades beeinträchtigt signifikant die Qualität der extrahierten S-Parameter da sie maßgebend für die Wahl des Referenz-Pins des zu definierend Ports des EM-Modells ist Dass die Commodity DDR4 DRAM bei den CMD-ADR-Signalen auf Power referenziert sind spiegelt sich in der Pinbelegung der Komponenten und Stecker dem sogenannten PowertoGround-Verhältnis Wählt man beispielsweise Masse als Referenz entstehen unter Umständen sehr lange Ports da der zugehörige Referenzpin mit Massebelegung weit entfernt ist Dadurch haben die Ports an denen der Strom ins Modell eingeprägt wird eine hohe Eigeninduktanz welche das extrahierte Modell verfälscht da sie nicht ohne Weiteres herausgerechnet werden kann Diese Eigeninduktanz führt zu Resonanzen im Modell die bei niedrigeren Frequenzen als real auftreten wie in Bild 6 oben gezeigt wird Es ist offensichtlich dass zum Beispiel bei dem grünen Signal Bild 6 die Eigeninduktanz des Ports und die Via des Rückpfades zusätzliche Resonanzen erzeugen die real gar nicht vorhanden sind und in einem Modell mit korrekt gewählter Referenz nach VDD mit kurzen Ports wegen entsprechender Steckerbelegung auch nicht auftreten Das untere Ergebnis zeigt einen flachen Verlauf ohne Resonanzen Man sieht dass die der Entkopplung zugrunde liegenden S-Parameter-Modelle der Kapazitäten und der entsprechende Rückpfad inkl der AC-Ground-Verbindung bei höheren Frequenzen eine schwache Resonanz erzeugen siehe Bild 7 Das ist das final korrekte Modell welches sich messtechnisch verifizieren lässt Beide Effekte korrekte Referenz und die Entkopplung müssen realistisch modelliert werden um genaue S-ParameterModelle in der transienten oder statistischen Kanalsimulation zu verwenden Wenn wir ein System wie in Bild 8 in Pseudo-Open-Drain Signalübertragung DDR4 I Oannehmen gibt es eine Menge an Variationsmöglichkeiten die beim Design berücksichtigt werden müssen um eine Aussage über die Margen im System treffen zu können Zum einem variiert das Siliziummaterial der Memorycontrollerund der DRAM-Bausteine bzüglich des Herstellungsprozesses von schnell zu langsam Dies gilt ebenso für die Impedanzen von niedrig zu hoch für die Systemund iC-TW29 26-Bit Encoder-Prozessor mit Interpolation und BiSS-Schnittstelle • FlexCount® beliebige Auflösungen unabhängig von der Periodenzahl am Eingang • ABZ-UVW-BiSS SSI-Ausgabe mit unabhängiger Skalierung • 26-Bit Position zzgl 32-Bit Umdrehungszahl über SPI • Auto-Kalibrierung und Exzentrizitätskorrektur • Geringe Latenz 2 4 µs 5 µs • Schnittstelle für externen Umdrehungssensor • Kompakt integriertes EEPROM und RS-422-Treiber Tel 06135 9292-300 www ichaus de tw29 electronica München 10 13 11 2020 sps smart production solutions Nürnberg 24 26 11 2020 ic-Haus_DE_06 pdf S 1 Format 210 00 x 99 00 mm 15 May 2020 12 14 05 Anzeige