Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
36 Elektronik 06 2020 Messen+Testen System Cascon ausgelegt Über sie lassen sich vorgefertigte funktionale IP-Instrumente in den FPGA laden und passend konfigurieren Anschließend kann der komplette Test überwacht und ausgewertet werden Dabei steht die Pinoder Netzgenaue Fehlerdiagnose für eine einfache Fehlersuche und Behebung im Fokus Baugruppentest über μP und MCU Mikrocontroller und Mikroprozessoren können über eine Technik namens VarioTAP auf Basis von EmbeddedIP-Instrumenten für den Baugruppentest eingebunden werden Die Testabdeckung umfasst statische und dynamische Fehler z Bbeim Test von DDR-DRAM-Bausteinen Bild 1 Damit eröffnen diese Testwerkzeuge mit ihren Funktionsbibliotheken die Möglichkeit ein Produkt über den gesamten Lebenszyklus von der Entwicklung und Fertigung bis hin zur Reparatur von Baugruppen zu begleiten Virtuelle BoundaryScan-Zellen Bei jeder Prüfstrategie muss aus testtechnischer Sicht hinterfragt werden welche Arten von Fehlern erkannt werden sollen und welche EmbeddedInstrumentierung dafür geeignet ist Somit gilt es für jedes relevante Pin einer Komponente zu beurteilen welche Testdynamik statisch atspeed dynamisch stress erforderlich ist und in welche Richtung Input Output bidirektional getestet werden soll Für eine optimale Testabdeckung müssen in der Regel verschiedene Instrumente und verschiedene Technologien eingesetzt werden Selbst ein als IEEE1149 1-fähig Boundary-Scan-Standard deklariertes Bauelement ist nicht automatisch per JTAG Boundary Scan vollständig testbar Mit einem Mikroprozessorbaustein mit limitierten oder völlig fehlenden Boundary-Scan-Strukturen sind strukturelle Verbindungstests Interconnection-Test von Baugruppen nicht durchführbar Selbiges gilt für Prozessoren in denen zwar Boundary-Scan-Zellen integriert sind die JTAG-Schnittstelle jedoch fehlt Die davon betroffenen Netze machen bei größeren Bausteinen einen hohen Anteil der Testabdeckung des gesamten Prüflings aus Um auch mit solchen Bausteinen einen hohe Testabdeckung zu erreichen wurde die EmuBIT-Technologie entwickelt Der Name steht für Emulation Based Interconnection Test Mit dem Verfahren lassen sich statische Verbindungstests wie sie bereits seit vielen Jahrzehnten im Bereich des Fertigungstests durchgeführt werden automatisiert auch mit Mikrocontrollern und Prozessoren ausführen die nicht über BoundaryScan-Strukturen verfügen oder andere Debug-Schnittstellen als das JTAGInterface verwenden Dafür werden die funktionalen GPIO-Einheiten an den Pins des Prozessors als virtuelle Boundary-Scan-Zellen innerhalb eines Tests angesteuert Bild 2 Solche Tests konnten bisher nicht automatisiert durchgeführt werden sondern es mussten auf das Board und den Mikroprozessor Mikrocontroller angepasste Softwareprogramme geschrieben werden Bausteine ohne Boundary-Scan-Strukturen können über EmuBIT untereinander so getestet werden als wären an den Pins normale Boundary-ScanBild 3 Testabdeckung eines Baugruppentests über einen nicht Boundary-Scanfähigen Halbleiterchip ohne oben und mit unten EmuBIT Die Farbcodierung steht für getestet grün teilweise getestet gelb und nicht getestet rot Bild Göpel Bild 4 Beispielaufbau mit multifunktionalem Controller Scanflex II Cube Bild Göpel