Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
14 Elektronik 03 2020 Embedded Memory ICCM in der traditionellen Harvard-Architektur sowie einen konfigurierbaren Befehls-Cache iCache Der iCache kann in Größen zwischen 32 KB und 256 KB konfiguriert werden Er ist ein vierfach assoziativer Cache mit vier Bänken von Cache-Daten mit einer Zeilengröße von 64 Bytes Die Cache-Zugriffe erfolgen über eine Pipeline und können in jedem Taktzyklus erfolgen Die Debug-Logik und der Debug-Port sind nach den RISC-V-DebugSpezifikationen 8 implementiert Vorhersage von Sprunganweisungen Für die Vorhersage von Sprüngen unterstützt der Prozessorkern SweRV EH1 die Sprungvorhersagetechnik gshare Sie bietet einen guten Kompromiss zwischen Komplexität und Genauigkeit der Vorhersage bei Anwendungen für eingebettete Systeme 9 Die Größen des Branch Target Buffer BTB und der Branch Prediktor Table BPT sind unabhängig voneinander mit bis zu 512 bzw 2048 Registern konfigurierbar Sprünge die im BTB getroffen werden führen zu einer Verzögerung von einem Zyklus wogegen Sprünge die in der primären EX1 oder sekundären EX4 ALU falsch vorhergesagt werden zu einer Verzögerung von vier bzw sieben Zyklen führen Leistungs-Benchmark Es ist schwierig einen Benchmark zu wählen der eine Vielzahl von Anwendungsfällen und Anwendungen realistisch abbildet Denn die Spannweite heutiger Applikationen reicht von kleinen IoT-Anwendungen bis hin zu neuronalen Netzwerken für Industrieund Automobilanwendungen Western Digital hat sich für den CoreMarkBenchmark 10 entschieden der häufig für eingebettete CPU-Kerne verwendet wird um die Leistungsfähigkeit des Prozessorkerns SweRV EH1 zu bewerten Das Ergebnis des Benchmarks ist in Bild 3 dargestellt Der Prozessorkern SweRV EH1 erreicht einen Wert von 4 9 Coremark pro MHz womit er die Bild 4 Flash-Controller-SoC-Schaltung für Solid State Disk SSD von Western Digital mit SweRV-EH1-Prozessorkernen Bild Western Digital Bild 5 Roadmap der SweRV-Prozessorkerne in der CHIPS Alliance Der Prozessorkern SweRV EH1 erfüllt hohe Anforderungen an eingebettete Systeme und erreicht eine Rechenleistung von 5 Coremark MHz mit einem Si-Flächenbedarf im Bereich von 0 1 mm2 SweRV EH2 führt Multi-Threading ein SweRV EL2 ist ein Ultra-Low-Power-Prozessorkern Bild Western Digital Leistung vieler kommerzieller Prozessorkerne für eingebettete Systeme sowie vieler anderer RISC-V-Prozessorkerne übertrifft 11 Die höhere Rechenleistung ist eine Folge der Dual-Issue-Architektur und der Verfügbarkeit von vier ALUs Ein weiterer Benchmark der häufig für eingebettete Systeme verwendet wird ist Dhrystone 12 Durch eine optimierte String-Kopierfunktion konnte Western Digital mit dem SweRV EH1 bei diesem Benchmark einen Wert von 2 9 Dhrystone MIPS MHz erreichen SSD-Controller Anwendungen Typischerweise enthalten SSD-Laufwerke SSD Solid State Disk einen Flash-Controller als System on Chip SoC der das NAND-Flash-Array auf dem Modul verwaltet und dem HostComputer eine E A-Schnittstelle zu fehlerfreien Blöcken bietet Eine typische Schaltung für einen Flash-ControllerSoC zeigt Bild 4 Der Haupt-CPU-Kern verwaltet die Host-Controller-Schnittstelle und stellt dem Host-Computer fehlerfreie Blöcke zur Verfügung Die Datenpfad-CPU koordiniert die Aktionen der NAND-Flash-Module die von den eigentlichen NAND-Flash-ICs lesen und schreiben und stellt sicher dass die Daten beim Schreiben in das NAND-Flash-IC mit einem Fehlerkorrekturcode ECC codiert werden Sie vergleicht nach dem Lesen der Daten die gespeicherten ECC-Werte mit den aus dem NAND-Flash-IC gelesenen Werten um sicherzustellen dass die Daten fehlerfrei sind Western Digital hat SweRVEH1-Prozessorkerne für die DatenpfadCPUs eingesetzt Weiterentwicklung der SweRV-Prozessorkerne Die Roadmap für SweRV-Prozessorkerne in Bild 5 zeigt die zweite Generation SweRV EH2 und EL2 die im Dezember 2019 vorgestellt wurden SweRV EH2 behält den Pipeline-Aufbau des SweRV EH1 bei führt aber Multi-Threading ein Dies ermöglicht es zwei RISC-V-Prozessorkerne dem Host zur Verfügung zu stellen wobei die Si-Fläche und die Leistungsaufnahme nahezu gleich bleiben Für viele sehr E Aintensive Anwendungen kann sich diese Art der Konfiguration als sehr