Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
38 Elektronik 07 2025 ISSCC 2025 leisten müssen 3DIC-Design-Tools alle Schritte von der Implementierung über die Extraktion und Zuverlässigkeitsanalyse bis hin zur Verifizierung abdecken« fordert Shahriari Interconnect Aber auch der Interconnect steht unter Druck denn mit einer exponentiellen Skalierung paralleler KI-Arbeits lasten muss auch die Interconnect-Bandbreitendichte steigen die Latenz und Leistungsaufnahme wiederum sinken Diese Anforderungen lassen sich durch eine engere Integration mittels 2 5Dund 3D-Montagetechnologien besser erfüllen Neue Gehäusetechnologien reduzieren laut Shahriari außerdem die Gesamtbetriebskosten TCO da die sehr kostspieligen sowohl preislich als auch mit Blick auf die Leistungsaufnahme Verbindungen zwischen den GPUs minimieren Die Energie die zur Übertragung jedes einzelnen Datenbits benötigt wird hängt direkt vom Signalverlust Channel Loss ab »Das Verhältnis zwischen Signalverlust und Energieverbrauch pro Bit hat zur Definition von Industriestandards wie UCIe geführt die eine energieeffiziente hochdichte Kommunikation innerhalb eines Gehäuses ermöglichen – UCIe erlaubt Datenraten von bis zu 1 35 TB s pro Millimeter Die-Umfang bei 1 pJ bit« führt Shahriari aus Darüber hinaus weist er darauf hin dass längere Verbindungen innerhalb der Platine und des Racks eine zunehmende Datenserialisierung erforderlich machen um die praktikable Signaldichte von Steckverbindern zu berücksichtigen und die Gesamtbandbreite zu erhöhen Serielle Datenraten pro Kanal haben sich etwa alle drei bis vier Jahre um den Faktor 2 erhöht einschließlich Industriestandards wie Ethernet PCIe und OIF-CEI Die derzeit in der Produktion befindlichen SerDes kommen auf eine Datenrate von 212 Gb s mit PAM4-Modulation sodass die Kommunikation innerhalb eines Racks ~1 Meter Reichweite mit 4 bis 6 pJ Bit möglich ist Mit weiter steigenden Datenraten sinkt bei drahtgebundenen Verbindungen die Reichweite die zwischen SerDes-Retimern überbrückt werden kann Weitere Retimer verlängern zwar die Reichweite allerdings steigen damit auch die Leistungsaufnahme die Latenzzeit und die Kosten Um dem entgegenzuwirken wurden optische Verbindungen eingeführt und das in einer Vielzahl von Anwendungen von Unterseekabeln bis zu Rackzu-Rack-Verbindungen Die optische Verbindung passt aber auch zur Skalierungsstrategie für KI-Netzwerke Aus Sicht von Shahriari müssen optische Verbindungen künftig auch im Rack selbst eingesetzt werden um Bandbreite bei akzeptablem Energieverbrauch zu skalieren »Dafür werden derzeit Technologien wie Co-Packed Optics kurz CPO und Direct-Drive-Linear optik entwickelt« berichtet Shahriari Nach seiner Aussage hat Intel jüngst ein vollständig integriertes bi direk tionales »Optical Compute Interconnect«-Chiplet demonstriert Es basiert auf der hauseigenen Silicon-Photonics-Technologie und erreicht eine Übertragungsrate von 4 Tbit s 8 Fasern × 8 Wellenlängen Faser × 32 Gbit s Wellenlänge in jede Richtung aber auch eine Übertragung mit 224 Gb s PAM4 über 23 km Glas faser mit direkter linearer Ansteuerung Laut Shahriari läuft derzeit eine koordinierte Initiative um den Ausbau des Ökosystems für optische Interconnects innerhalb von Racks zu beschleunigen Bild 2 Stromversorgung Mit dem steigenden Energiebedarf pa ral leler Workloads wie KI wächst auch die elektrische Leistung pro Gehäuse rasant Üblicherweise wandeln Motherboard-Spannungsregler MBVR die Spannung auf Platinenebene z B 12 Vin die von den Chips benötigte Spannung um Typischerweise sitzen diese MBVRs neben dem Gehäuse oder unter dem Gehäuse Off Package Doch die von den MBVRs bereitgestellte Stromdichte hält mit zukünftigen Hochleistungschips nicht Schritt Außerdem sinkt ihre Effizienz mit steigender Leistung und Stromstärke I2R-Verlust was sich negativ auf die Systemleistung auswirkt Somit sind Ansätze notwendig mit denen die Spannungsumwandlung näher an den Halbleiter gebracht werden kann Das ist mit ins Gehäuse inte grierten Spannungsreglern Fully Integrated Voltage Regulators FIVRs möglich die den letzten Schritt der Leistungsumwandlung übernehmen On Package Intel hat FIVRs erstmals vor über zehn Jahren in der Haswell-Generation eingeführt Seitdem wurde dieser Ansatz in vielen Produkten eingesetzt und weiterentwickelt zum Beispiel in Form von dichteren magnetischen Induktoren und Kondensa toren Zusätzlich zu den FIVRs hat Intel ein eigenständiges CMOSbasiertes 2 4-V-IVR-Chiplet IVR Integrated Voltage Regulator entwickelt das auf der hauseigenen HDMIM-Technologie High Density Capacitor basiert Es nutzt einen kapazitiv geschalteten Spannungsregler SCVR mit einem kontinuierlich anpassbaren Spannungswandlungsverhältnis Bild 2 4 Tb s optischer Compute-Interconnect OCI mit heterogen gestapelten EICelektrisches IC und PIC-Komponenten photonische IC Bild Intel