Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
07 2025 Elektronik 35 ISSCC 2025 Song verweist auf die Entwicklung hauseigener LPDDR5x-PIMs Dass LPDDR5x gewählt wurde erklärt er mit einem Vergleich zwischen DDR5 und LPDDR5x LPDDR5x hat eine 1 5-mal höhere Bandbreite pro Pin und spart bei der Übertragung derselben Kapazität mehr als 60 Prozent Energie ein Ansätze für die weitere Skalierung der Speichertechnologien Um die heutige 6F²-DRAM-Zellstruktur weiter zu verkleinern entwickelt die Speicherindustrie laut Song vertikale Kanaltransistoren um die Zellfläche zu reduzieren und die Leistung zu er höhen Ein anderer Ansatz die »Kapazität drastisch zu erhöhen besteht in der vertikalen Stapelung der Zellen« erklärt Song weiter Darüber hinaus setze die Speicherindus trie auch auf eine Cellon-Peri-Struktur Samsung geht davon aus dass mit diesen An sätzen die Skalierung von DRAM-Technologien bis in den Sub-10-Nanometer-Bereich möglich wird Song fährt fort »Langfristig planen wir die Einführung einer neuen HBM-Architektur die für KI-Rechenumgebungen optimiert ist « Mit dieser neuen Struktur will Samsung folgendes Problem lösen »Sieht man sich den Stromverbrauch von HBM genauer an stellt man fest dass der größte Stromverbrauch während des Datentransports zwischen HBM und Compute-Die auftritt « Folglich soll die neue Struktur dahingehend optimiert sein dass die Datenbewegungen zwischen HBM und Compute-Die minimiert werden Mit Blick auf NAND-Speicher be richtet Song dass die Industrie BVNAND und Multi-BVNAND aktiv weiterentwickelt BVNAND Bonding VNAND adressier t thermische Probleme die mit der COP-Struktur Cell over Periphery verbunden sind und zwar mithilfe von C2C-Hybrid-Bonding Chipto-Chip-Hybrid-Bonding Bei dieser Methode werden die Zellund Peripherie schichten während der Herstellung getrennt was den Einsatz fortschrittlicher Prozesse speziell für die Peripherieschicht ermöglicht und somit die durch Zellprozess-Beschränkungen auferlegten I O-Geschwindigkeitsbegrenzungen überwindet Bei der Entwicklung der Multi-BVNAND-Technologie geht es darum mehr als 1000 Wortleitungsebenen Word Line Layers zu erreichen Darüber hinaus finden nach Informationen von Song diverse Aktivitäten im Bereich DRAM-Packaging statt Dabei geht es zum Beispiel darum mithilfe von TCB Thermal Com pression Bonding und HCB Hybrid Copper Bonding die Anzahl der gestapelten Schichten um weitere 30 Prozent zu erhöhen und den thermischen Widerstand um 20 Prozent zu reduzieren Auf der Systemebene wiederum arbeitet die Speicherindustrie an einer Technologie für sehr große Speicherpakete die in der Lage sind mehr als zwölf HBM-Einheiten aufzunehmen Überdies arbeite die Speicherin dustrie seit Kurzem auch an einem I-Cube-Ansatz der eine heterogene Integration erlaubt die über das Mooresche Gesetz hinausgeht I-Cube Snutzt laut Song einen Interposer auf Basis von Silizium und befindet sich bereits in der Massen produktion I-Cube Eund I-Cube Rnutzen einen RDL-Interposer Redistribution Layer um Logikchips und Speicher wie HBM High Bandwidth Memory zu verbinden Laut Song sind diese Entwicklungen bald abgeschlossen sodass dann sogar »bis zu 16 HBMs in einem Paket integriert werden können « Die Speicherhierarchie ändert sich »Im Vergleich mit der herkömmlichen Speicherhierarchie haben moderne Speichersysteme eine viel tiefere Hierarchie Da Anwendungen immer mehr Kapazität und höhere Leistung be nötigen werden immer mehr neue Speichersegmente eingeführt um den verschiedenen Anforderungen gerecht zu werden« erklärt Song Die Unterstützung dieser tieferen Speicherhierarchie erfordere aber ein Überdenken der Systemsoftware-Architektur deshalb fordert er »Es muss eine offene Zusammenarbeit geben bei der die Speicherindustrie aktiv mit der Open-Source-Community Anbietern von Betriebssystemen sowie Standardisierungsorganisationen wie Open Compute Project und SNIA zusammenarbeitet um ein Ökosystem für die neue Speicherhierarchie aufzubauen « Bild 4 Und abschließend »Wir haben mit Hinblick auf das KI-Zeitalter bereits be merkenswerte Fortschritte erzielt Dennoch ist es für die Zukunft wichtig einen kooperativen Ansatz zu verfolgen bei dem nicht nur Speicherhersteller Equipmentund Material-Lieferanten sowie EDA-Unternehmen zusammenarbeiten sondern auch Forschungsinstitute Universitäten und Kunden aktiv am F E-Prozess beteiligt sind « st Bild 4 Eine Zusammenarbeit über das gesamte Ökosystem hinweg ist für die Weiterentwicklung der Speichertechnologien entscheidend Bild Samsung Electronics