Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
07 2025 Elektronik 21 Steckverbinder kabel Durch sorgfältiges Design lassen sich auch die Verluste für die Hauptplatine sowie für Unterund Erweiterungsplatinen reduzieren Dadurch können die erlaubten Verluste für den Steckverbinder deutlich größer werden Ein Steckverbinder der in einer Desktop-CPUoder Serverkonfiguration nicht in das PCIe-Verlustbudget passen würde kann mit einer kundenspezifischen Platine durchaus kompatibel sein Ein Beispiel Das Protokoll für einen USB 3 2 Gen 2 weist einen Budgetverlust von 24 5 dB von Chip zu Chip bei 5 GHz auf Wenn es als I O-Protokoll verwendet wird nutzt dieses Budget von den Aoder C-Steckern sowie das Kabel Bei Verwendung einer Erweiterungsplatine mit einer Boardto-Board-Verbindung BTB zur Hauptplatine wird das Budget für die BTB-Steckerverluste vom Budget für die USB-Steckerverluste abgezogen Hingegen wenn das High-Speed Inter-Chip-Protokoll ohne andere Komponenten als den BTB-Stecker zwischen dem Senderund dem Empfängerchip verwendet wird beträgt das Verlustbudget volle 24 5 dB bei 5 GHz Das ist viel angenehmer für den Steckverbinder Die Frage nach der Kompatibilität mit einem Standard ist also alles andere als trivial Üblicherweise geben die Hersteller an ob bestimmte gängige Protokolle wie PCIe oder SAS verwendet werden können Diese Informationen beruhen häufig auf Feldtests und oder Augendiagrammtests Sie sind zwar interessant bieten aber keine weiteren Informationen und unterliegen den Vorbehalten und dem Testaufbau wie in den vorangegangenen Abschnitten beschriebenen Verschiedene Wege führen zum Ziel Ein pragmatischer Ansatz wäre es die spezifische Höhe und die damit verbundene maximale Abtastrate Bandbreite bei einem bestimmten Verlustniveau anzugeben damit Kunden sie mit Normen in Verbindung bringen können Allerdings ist zu beachten dass dieser Ansatz stark von den Testbedingungen abhängt was für Kunden irreführend sein kann Daher sollte dies von Anwendungsingenieuren gehandhabt werden Hersteller wie Würth Elektronik stellen kostenlos zusätzliche Dokumentationen – wie Application Notes oder Leitfäden – einschließlich Verlustdiagrammen zur Verfügung Allerdings können Boardto-Board-Verbinder mit Leiterbahnen unterschiedlicher Impedanz verwendet werden was die effektiven Verluste auf den Kundenplatinen beeinflussen würde Darüber hinaus sollten verschiedene Topologien wie differentielle und Singleended-Leitungen sowie Optionen für verschiedene Boardto-Board-Abstände zum Einsatz kommen Hierbei handelt es sich jedoch um eine große Menge an Informationen die zusammengetragen und berücksichtigt werden müssen und die für manche Kunden möglicherweise unklar oder irreführend sein können Fazit Hochfrequenzsignalisierung ist ein äußerst komplexes Thema selbst für vergleichsweise einfache Komponenten wie Steckverbinder Einige Kunden haben genug Zeit und Knowhow um die gesamte Signalstrecke von Chip zu Chip zu simulieren wenn der Hersteller ihnen ein geeignetes 3D-Modell zur Verfügung stellt Andere wiederum stützen sich auf weniger präzise Methoden wie allgemeines Knowhow oder sie verlassen sich rein auf Normen cp Bild 4 Echte kopplungsbedingte Rechtecksignalverzerrung bei 6000 Mbit s Bild 5 Aufschlüsselung des Verlustbudgets engl budget loss bei fNy für die PCIe-Generationen 3 0 4 0 und 5 0 baptiste bouix ist Product Manager International bei Würth Elektronik France