Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
Nr 9 2024 www markttechnik de Aktuell 3 geringer aus MediaTek hat sich für OoO-CPUs entschieden um die deutlich höhere IPC-Rate Instructions per Clock einer OoO-μArch zu erreichen Der HE-Kern basiert auf einem Cortex-720 der mit einem 256 kB großen Level-2-Cache L2$ bestückt und mit 2 GHz getaktet ist Dank des größeren L2$ und dem höheren IPC-Wert der sich aus der OoO-μArch ergibt erreicht dieser HE-Kern die gleiche Leistung wie die bisherigen HE-Kerne und das obwohl die Frequenz deutlich niedriger ist was wiederum zu einer bis zu 67 Prozent niedrigeren Leistungsaufnahme führt Die BPund HP-Kerne die bisher mit Cortex-715 bzw Cortex-X3 arbeiteten sind beide auf ein Cortex-X4-Design umgestellt worden Die BP-Kerne die jeweils über 512 kB L2$ verfügen und mit 2 85 GHz getaktet sind steigern die Leistung von Multi-Thread-Workloads um 23 Prozent und senken den Stromverbrauch um bis zu 35 Prozent bei gleicher Leistung pro Kern Der auf Single-Thread-Leistung ausgerichtete HP-Kern ist mit 3 4 GHz getaktet und erzielt eine Leistungssteigerung von 16 Prozent gegenüber der vorherigen Generation > Kleiner und effizienter Aus der Sicht der Experten stellt auch das »Zen 4c«-Design von AMD eine Besonderheit dar Bei »Zen 4c« handelt es sich um das erste flächenoptimierte Design in der »Zen«-MPU-Familie von AMD das auf energieeffiziente Anwendungen mit hoher Kerndichte wie z B Cloud-Computing abzielt Die Fläche des Zen 4c-Mikroprozessorkerns einschließlich des L2-Caches ist im Vergleich zu dem im letzten Jahr auf der ISSCC vorgestellten Zen 4 um 35 Prozent kleiner obwohl beide Prozessoren mithilfe derselben 5-nm-FinFET-Prozesstechnologie gefertigt werden Mit einem kleineren gemeinsam genutzten L3-Cache pro Kern jetzt 2 MB früher 4 MB weist der Core-Complex-Die CCD beim Zen 4c die doppelte Anzahl an Kernen im Vergleich zum Zen 4-CCD und die gleiche Menge an L3-Cache 32 MB auf sodass pro Sockel bis zu 33 Prozent mehr Kerne möglich sind Dank dieser Flächenoptimierung kann der Zen 4c im Vergleich zum Zen 4 eine um mehr als 25 Prozent verbesserte Leistung mm 2 und eine um 9 Prozent verbesserte Leistung Watt bei SPE-Crate2017 int base erzielen Zen 4c kann in einer Serverkonfiguration mit einer Frequenz von bis zu 3 1 GHz arbeiten und bietet gleichzeitig eine energieeffizientere Rechenleistung > Inferenzieren im Edge Während der ISSCC gibt es mittlerweile auch immer eine Vortragsreihe während der besondere bereits vorgestellte Halbleiter gezeigt werden und zu denen der Programmausschuss der ISSCC die Firmen Institutionen selbst einlädt Dazu gehört das niederländische Unternehmen Axelera mit seiner Multicore-AIPU »Metis« AIPU AI Processing Unit Metis ist ein SoC mit vier Kernen das für das Inferenzieren im Edge und auf Computer-Vision-Workloads am Edge optimiert wurde und alle Teile einer KI-Arbeitslast auf dem Chip ausführt Die Metis-AIPU kommt auf eine Leistung von 52 4 TOPS pro KI-Kern und einen Gesamtdurchsatz von 209 6 TOPS Metis nutzt die Vorteile einer quantisierten digitalen In-Memory-Computing-Architektur D-IMC – mit 8-bit-Gewichten 8-bit-Aktivierungen und Akkumulation mit voller Genauigkeit – um sowohl die Speicherkosten für Gewichte und Aktivierungen als auch den Energieverbrauch von Matrix-Vektor-Multiplikationen MVM zu senken ohne die Genauigkeit des neuronalen Netzes zu beeinträchtigen Das SoC umfasst einen RISC-V-Systemcontroller ein Sicherheitsmodul PCIe Gen 3 eine Möglichkeit externen LPDDR4x-Speicher anzubinden und einen großen On-Chip-SRAM Alles ist über ein Hochgeschwindigkeits-NoC Network on Chip miteinander verbunden Der RISC-V-Systemcontroller bootet den Chip verbindet sich mit der Peripherie und verwaltet die KI-Kerne mit einem Echtzeit-Betriebssystem PCIe bietet eine Hochgeschwindigkeitsverbindung zu einem externen Host um Aufgaben des neuronalen Netzwerks auf die Metis-AIPU zu verlagern Das NoC verbindet die KI-Kerne mit einem Speichersystem das aus einem 32 MB großen L2-Cache plus vier mehrere Gigabyte großen optionalen LPDDR4x-SDRAMs besteht Rechnet man dann noch 4 MB L1-Cache pro KI-Kern und die 1-MB-SRAMs in den einzelnen D-IMCs jedes KI-Cores dazu ergibt sich ein On-Chip-Speicher von 52 MB Das Herzstück von Metis ist der KI-Kern Jeder Kern besteht aus einem RISC-V-Prozessorkern zur Steuerung des Datenflusses und dem bereits erwähnten L1-Cache Dazu kommen noch die D-IMC-Einheit für MVM-Operationen eine DPU Datenverarbeitungseinheit für elementweise Vektoroperationen und Aktivierungen eine DWPU Depthwise Processing-Unit für tiefenweise Faltungen Pooling und Up-Sampling Der AI-Core ist also so konzipiert dass er alle Schichten eines neuronalen Netzes unabhängig voneinander ausführen kann ohne dass externe Interaktionen erforderlich sind Eine Beta-Version des Metis-AIPU-SoC wurde in einem 12-nm-Prozess hergestellt um die Fähigkeiten der Architektur zu demonstrieren Laut Axelera beträgt der Spitzendurchsatz 57 3 TOPS bei 0 7 Vund 875 MHz st ■ Fortsetzung von Seite 1 Mehr Rechenleistung … Mehr Informationen erhalten Sie hier HIOKI EUROPE GmbH Helfmann-Park 2 65760 Eschborn hioki@hioki eu www hioki eu Ideal für SiC GaN Anwendungen Japanische Präzision seit 1935 Profi tieren Sie von mehr als 35 Jahren Erfahrung Hochpräzise Leistungsanalysatoren und Sensorik aus einer Hand