Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
30 Elektronik 20 2023 Messund Prüftechnik Testund Debug-Strategien für den kommenden Standard Fehleranalyse in PCIe-6 0-Designs Bei der mit Spannung erwarteten nächsten PCIe-Generation kommt es darauf an Bitfehlerratenmessungen zu verstehen Von Hiroshi Goto PCI Express PCIe 6 0 wird entwickelt um den wachsenden Anforderungen an eine schnelle Datenübertragung in neuen Anwendungen gerecht zu werden insbesondere in Rechenzentren die 5G unterstützen Es bietet eine Verdoppelung der Datenraten und andere verbesserte Leistungsmerkmale allerdings auf Kosten zusätzlicher Komplexität beim Design der superschnellen Übertragungskomponenten Bild 1 Entwickler in diesem Bereich müssen deren Leistungsfähigkeit mittels Echtzeitanalyse überprüfen - ein Ansatz der Zeit spart und die Wiederholbarkeit verbessert Um schnellere Technologien zu ermöglichen nutzt PCIe 6 0 die 32-GBaud-PAM4-Signalisierung Pulse Amplitude Modulation Bei der PAM4-Modulation werden zwei Bits zu einem Symbol mit vier Amplitudenstufen kombiniert Dadurch verdoppelt sich die Datenrate eines Netzwerks im Vergleich zur binären 1 0-High-Low-Signalisierung Alle früheren Generationen 1 bis 5 der PCIe-Spezifikation verwenden die binäre »Non-Returnto-Zero« NRZ -Signalisierung Mit PAM4 bleibt die Kanalreichweite der Spezifikation ähnlich der PCIe-5 0-Spezifikation Wie bei allen früheren PCIe-Generationen ist PCIe 6 0 vollständig abwärtskompatibel sodass auch NRZ unterstützt wird Während einerseits PAM4 die Übertragungsgeschwindigkeit verdoppelt reduziert dieser Ansatz andererseits die Bandbreite pro Bit und verschlech-Bild Ars en ii st oc k ad ob e co m