Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
39 Trend Guide Leistungshalbleiter 2022 www markttechnik de 4-Bauelement gleichauf mit den führenden planaren MOSFETs Angesichts der vorliegenden Daten ist diese kleinere Sicherheitsmarge ziemlich erstaunlich Laut Rohm sollen sich diese Komponenten bei 75 Prozent ihrer tatsächlichen Durchbruchsspannung einsetzen lassen während es bei der Gen 3 nur knapp über 50 Prozent waren – ein Zeichen dafür dass Gen 4 wesentlich zuverlässiger ist Dieses niedrigere Derating stellt eine große Verbesserung dar die unter anderem dazu beiträgt den Durchlasswiderstand zu verringern wie im Nachfolgenden noch erläutert wird Demnächst folgt ein Kurzschlusstest der Gen 4 bei PGC denn eine dritte interessante Aussage von Rohm ist dass trotz kleinerer Chips und höherer Stromdichte die Kurzschlussfestigkeit entgegen der Erwartung zugenommen hat Bild 6 Zusammen mit dem geringeren Derating ist dies ein weiterer Beweis dafür dass das Unternehmen in Sachen Zuverlässigkeit und Robustheit einen großen Schritt nach vorn gemacht hat In Summe hat Rohm eine beachtliche Leistung abgeliefert die viele Kritikpunkte an frühen SiC-Trench-Bauelementen entkräften Doch wie war dies möglich? Regel Nummer 1 Gate-Oxid schützen Bild 7 stellt schematisch die Zellenstrukturen von Gen 3 und 4 gegenüber Die Abbildung ist nicht maßstabsgetreu hebt aber die Änderungen rund um das Gate hervor Beim Design von MOSFETs insbesondere von SiC-Trench-MOS-FETs geht es vor allem darum das Gate-Oxid im gesperrten Zustand zu schützen wenn also eine hohe Spannung zwischen Drain und Source anliegt Zu diesem Zeitpunkt sind hohe elektrische Felder an der Oberfläche des Bauelements zu verzeichnen die zu Problemen in Bezug auf Leckströme durch das Gate-Oxid und bei dessen Zuverlässigkeit führen können Beim Gen-3-Bauelement waren die Source Trenches nur so tief wie der Gate Trench weshalb die darunterliegenden P+-Implantationen nur ein wenig tiefer waren als der Gate Trench selbst Infolgedessen schmiegen sich die im Diagramm dargestellten elektrischen Feldlinien um die Ecken des Trenches und können so leichter mit der Unterseite des Gate Trench interagieren Im Gegensatz dazu sind die Source Trenches der neuen Gen 4 mit ihren P+-Bereichen viel tiefer Dadurch liegt der schützende pn-Übergang weiter unten im Drift-Bereich und damit weiter weg vom Gate-Oxid Damit bleibt die maximale Feldstärke weiter vom Gate-Oxid entfernt als bei der Gen 3 Gate-Schutz zahlt sich aus Ist das Gate wie beim Gen-3-Bauelement weniger gut geschützt ist sicherzustellen dass das elektrische Feld niemals so stark wird dass es das Gate-Oxid schädigt Daher wird der Drift-Bereich der die Sperrspannung aufnehmen muss bewusst überdimensioniert Derating Es sei daran erinnert dass ein Gen-3-Baustein mit 650 Vwie er in Elektroautos mit 400 V Batteriespannung eingesetzt werden kann eine Durchbruchspannung von über 1200 Vhat Dies gewährleistet einen sicheren langlebigen Betrieb aber der Widerstand des Drift-Bereichs steigt exponentiell mit der Spannung die er aufnehmen muss Da das Gate bei Gen-4-Bauteilen besser geschützt ist muss deren Driftbereich weniger überdimensioniert werden Die gemessene Durchbruchsspannung betrug 1000 Vmehr als 20 Prozent weniger als bei Gen 3 Somit ließe sich der Widerstand im Drift-Bereich um mehr als 40 Prozent reduzieren Dies scheint sich in den Querschnitten von TechInsights zu bestätigen denn die Drift-Region des neuen Bauelements ist ähnlich breit obwohl sie wegen der tiefen Gräben siehe Bild 7 tatsächlich dünner ist Es ist auch davon auszugehen dass der Drift-Bereich bei Gen 4 höher dotiert ist was den Widerstand weiter senkt Darüber hinaus steigt auch die Zuverlässigkeit wenn das Gate-Oxid wirkungsvoll geschützt ist Dies erklärt auch die längere Lebensdauer des Gate-Oxids im Kurzschluss die Rohm von minimal 4 5 µs auf 5 5 µs erhöht hat Im Kurzschlussfall erreicht derjenige Bereich des Bauelements der das höchste Feld aufnimmt in der Regel auch die höchsten Temperaturen Je weiter diese Stelle vom Gate entfernt ist desto länger dauert es bis dessen Oxid durchbrennt Ein Schritt Richtung SiC-Superjunction? Auch wenn die SiC-MOSFETs der neuen Gen 4 keine Superjunction-Bauelemente sind liegt die Vermutung nahe dass das Superjunction-Prinzip in der Region unterhalb der Source Trenches zum Tragen kommt Schließlich könnte ein sehr schmaler ndotierter Bereich der zwischen zwei P-Säulen liegt dazu führen dass der Widerstand des JFET-Bereichs erheblich ansteigt Der Widerstand in diesem ndotierten Bereich dürfte höher sein als im Drift-Bereich sodass das Prinzip des Ladungsausgleichs bei Superjunction-MOSFETs genutzt werden kann um die Dotierung zu erhöhen ohne die Sperrfähigkeit zu beeinträchtigen Das Gen-4-Design scheint sein Potenzial auszuschöpfen Daraus lässt sich schlussfolgern dass Rohm einen Weg gefunden hat ihr Deep-Trench-Design dazu zu nutzen um gleichzeitig • den Zellenabstand um den Faktor drei zu verringern was den Kanalwiderstand erheblich reduziert • das Gate-Oxid zu schützen wodurch dessen Zuverlässigkeit steigt und die Möglichkeit besteht den Drift-Bereich weniger überzudimensionieren Derating wodurch dessen Widerstand sinkt • den Substratwiderstand erheblich zu reduzieren und • einen JFET-Bereich einzuführen wobei sich dieser Nachteil durch die Prinzipien des Ladungsausgleichs Superjunction verringern lässt Nun bleibt abzuwarten inwieweit Hersteller von Elektrofahrzeugen und Tier-One-Unternehmen diese Technologie in ihren On-Board-Ladegeräten oder möglicherweise sogar in den Antriebsumrichtern einsetzen Denn in diesem Bereich dominieren derzeit noch planare SiC-MOSFETs rh ■ Bild 7 Nicht maßstabsgetreue Darstellung der SiC-MOSFETs der Gen 4 im Vergleich zur Gen 3 Bei Gen 4 sind die Feldlinien weiter vom Gate-Oxid entfernt weswegen es besser geschützt ist Bi ld P GC Con su lta nc y