Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
productronica 2021 12 Die offizielle Messezeitung www markttechnik de Chip Integration Abstände zwischen den einzelnen Kontakten Interconnects eingeschränkt die die traditionelle Microbump-Technik benötigt Das Hybridbonden löst dieses Problem indem die Kontaktflächen zwischen zwei Metallpads vorwiegend Kupfer und den umliegenden Dielektrika in einem einzigen Schritt gebondet werden Dieser Bumpfreie Bondansatz ermöglicht wesentlich kleinere Abstände Pitches zwischen einzelnen Metallkontakten und somit eine höhere Dichte an Interconnects was die Grundvoraussetzung für künftige Generationen von Multi-Chip Packages ist Die Skalierung der Interconnects wird durch eine Reihe von schnell wachsenden Anwendungen wie dem High-Performance Computing künstliche Intelligenz autonomes Fahren dem Mobilfunkstandard 5G sowie einer Vielzahl weiterer Morethan-Moore-Komponenten wie der nächsten Generation der CMOS-Bildsensoren vorangetrieben Für leistungsstarke Systeme mit einer hohen Dichte an Interconnects benötigen Kunden nicht nur Maschinen zur hochpräzisen Chip-Platzierung sondern auch eine verlässliche Oberflächenaktivierung und einen Prozess der partikelfreie Oberflächen sicherstellt Im Rahmen dieser Partnerschaft werden die hocheffizienten Module zur Oberflächenbehandlung und eine durchsatzoptimierte Metrologie für die Post-Bond-Overlay-Verifizierung von Süss MicroTec mit der neuesten Plattform von SET für hochpräzises D2W-Hybridbonden kombiniert Der geschlossene Regelkreis zwischen Metrologie und den Die-Bonder-Modulen erleichtert die durchgängige Überwachung und Optimierung der Overlay Performance Dies ermöglicht eine konsistente Genauigkeit von unter 200 nm bei der Chip-Platzierung und somit Interconnect Pitches im Sub - mikro meter-Bereich Je nach Anwendung und oder Kundenanforderungen ermöglicht das modulare hochflexible Anlagenkonzept sowohl alleinstehende Oberflächenbehandlung und Hybridbonden als auch eine voll integrierte Anlagenlösung Dieses Konzept bietet letztlich einen integrierten Clusteransatz der alle individuellen Hybridbond-Varianten in einer einzigen Plattform unterstützt Waferto-Wafer W2W kollektives Dieto-Wafer CoD2W und oder sequenzielles Dieto-Wafer D2W »Hybridbonden ist einer der Hauptwachstumstreiber für Advanced-Back-End-Anlagen für die Halbleiterfertigung und einer der wichtigsten Wachstumstreiber für Süss MicroTec« sagt Dr Götz M Bendele CEO von Süss MicroTec »Durch unsere Partnerschaft mit SET werden wir unseren Kunden ein umfangreiches Paket an Dieto-Waferund Waferto-Wafer-Hybridbond-Lösungen über die größte Bandbreite an heterogenen Integrationsanwendungen im Bereich Advanced Back End anbieten können Damit können wir uns bezüglich des Durchsatzes und der Ausbeute differenzieren und gleichzeitig für die reibungslos Integration in die Fertigungsstätten unserer Kunden sorgen « SET sei es über verschiedenen Partnerschaften und die zehnjährige Erfahrung auf diesem Gebiet laut Dr Pascal Metzger CEO von SET gelungen das Hybridbonding aus dem Labor in die Industrie zu überführen ha EV Group Halle B1 Stand 460 SET Halle B1 Stand 112 Süss MicroTec Halle B1 Stand 241 ➡ Fortsetzung von Seite 1 Partnerschaft für die 3D-Chipintegration 3D IC integration Applied Materials joins forces with Besi and EV Group Applied Materials is joining forces with partners such as Besi and EV Group EVG to optimize wafertowafer bonding an essential process for 3D integration of ICs Applied Materials is combining its technologies in advanced packaging and largearea substrates with industry collaborations to speed the availability of solutions that deliver simultaneous improvements in power performance area cost and time to market PPACt Heterogeneous integration brings new kinds of design and manufacturing flexibility to semiconductor and system companies by allowing chips of various technologies functions and sizes to be integrated in one package Applied is already the largest supplier of advanced packaging technologies with optimized products spanning etch physical vapor deposition PVD chemical vapor deposition CVD electroplating surface treatments and annealing Applied’s Advanced Packaging Development Center in Singapore houses the industry’s broadest portfolio of products that enable the foundational building blocks of heterogeneous integration including advanced bump and microbump fineline redistribution layer RDL TSV and hybrid bonding Applied is unveiling innovations in three areas critical to advanced packaging for heterogeneous integration Dietowafer hybrid bonding Dietowafer hybrid bonding uses direct coppertocopper interconnects to increase I Odensity and shorten the wiring length between chiplets to improve overall performance power and cost To accelerate development of this technology Applied is adding advanced software modeling and simulation to its Advanced Packaging Development Center These capabilities allow various parameters such as material selection and packaging architecture to be evaluated and optimized prior to hardware development to significantly accelerate learning cycles and speed time to market for customers This builds upon the joint development agreement announced in October 2020 between Applied and BE Semiconductor Industries N V Besi to develop the industry’s first complete and proven equipment solution for diebased hybrid bonding Developing cooptimized solutions for wafertowafer hybrid bonding Wafertowafer bonding enables chipmakers to build certain chip structures on one wafer and others on a second wafer and then bond the wafers to create complete devices In order to achieve high performance and yield the quality of the frontend processing steps is critical as is the precise uniformity and alignment of the wafers as they are being bonded Applied Applied Materials introduces new technologies and capabilities for accelerating the semiconductor industry’s heterogeneous integration roadmap Bild Applied Materials announced a joint development agreement with EV Group to develop cooptimized solutions for wafertowafer bonding The collaboration brings together Applied’s semiconductor process expertise in deposition planarization implant metrology and inspection with EVG’s leadership in wafer bonding wafer pretreatment and activation as well as alignment and bond overlay metrology Larger more advanced substrates deliver PPAC benefits The need for more advanced substrates is increasing as chipmakers squeeze greater numbers of chips into sophisticated 2 5D and 3D package designs To enable larger package sizes with greater interconnect density Applied is using stateoftheart panellevel processing technology from its recent acquisition of Tango Systems Large panelsize substrates can accommodate a greater number of packages compared to wafersize formats thus providing a cost benefit in addition to better power performance and area As its customers adopt these larger panel sizes Applied is providing them with access to largearea materials engineering technologies from its Display Group including deposition eBeam testing SEM review and metrology and focused ion beam for defect analysis ha EV Group Hall B1 Booth 724