Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
20 DESIGN&ELEKTRONIK 03 2021 www designelektronik de die Body-Diode den Strom zwischen den beiden Pulsen freigibt Wenn der zweite Puls beginnt fließt der Strom durch den anderen Mosfet wodurch der Strom in der Body-Diode ausgeschaltet wird sodass die Sperrverzögerung gemessen werden kann Der Strom sinkt in Richtung 0 Amit einer Rate von diF dt Wenn der Strom negativ wird beginnt das Phänomen der Sperrverzögerung wie in Bild 8 dargestellt Es scheint dass diF dt eine Größe ist die im Testsystem spezifiziert werden kann da sie in den Testbedingungen festgelegt ist Allerdings wird diF dt durch zwei andere Testbedingungen gesteuert die kontrolliert werden können ■ Der externe Gate-Widerstand RG der zur Ansteuerung des Mosfets verwendet wird ■ Die Gate-Source-Spannung VGS die zur Ansteuerung des High-Side-Mosfets verwendet wird Jetzt ist die Bedeutung von Note 1 in Bild 7 klar Die Messung der Sperrverzögerungsparameter ist also ein iterativer Prozess Man muss einen Wert für RG und VGS wählen und einen DPT ausführen um zu sehen welches diF dt erreicht wird Wenn der Wert niedriger als die erforderliche Testbedingung ist kann RG reduziert werden oder VGS kann erhöht werden um das Ansprechverhalten zu beschleunigen Dann führt man einen zweiten DPT durch um zu sehen wie sich die Änderungen von RG oder VGS auf das resultierende diF dt auswirken Dieser Prozess wird so lange wiederholt bis das gewünschte diF dt erreicht ist In der Praxis verwendet man typischerweise RG als grobe Einstellung für diF dt bis die Steigung nahe dem gewünschten Wert ist Dann ist es einfacher VGS zur Feineinstellung zu verändern um diF dt auf den gewünschten Wert abzustimmen Messtechnik WBG-Leistungsbauteile messen Bild 7 Sperrverzögerungseigenschaften im Datenblatt eines SiC-Mosfets Datenblatt Cree C3M0021120D Seite 2 Rev 08-2019 Bild 8 Methode zur Extraktion der Sperrverzögerung aus dem Datenblatt eines SiCMosfets Datenblatt Infineon IMW120R045M1 Bild C Rev 2 5 2020-06-12 Schließlich kann die Extraktion von diF dt auf unterschiedliche Weise erfolgen Eine Norm legt fest dass sie von 50 Prozent von IF bis 75 Prozent von Irrm berechnet werden sollte Während andere Extraktionen den Strom über die abfallende Steigung von IF Ir differenzieren und das Maximum dieses differenzierten Wertes als diF dt nehmen Daher muss man bei der Extraktion des entsprechenden diF dt sorgfältig vorgehen um eine Korrelation mit den Datenblattwerten zu erreichen ■ Fazit Interpretation und Validierung der dynamischen Eigenschaften von Leistungshalbleitern aus Datenblättern sind nicht einfach Wie besprochen gibt es viele Aspekte des Messaufbaus die nicht in den Testbedingungen enthalten sind aber einen erheblichen Einfluss auf die Ergebnisse haben Ebenso wie Ansätze zur Extraktion der Parameter aus den Signalformen des Schaltvorgangs und der Sperrverzögerung Um Standards für WBG-Bauteile festzulegen wurde im September 2017 der JEDEC JC-70-Standard initiiert um Industrie-Standardtests für GaN und SiC zu entwickeln Für jedes Unterkomitee gibt es Arbeitsgruppen die sich auf »Zuverlässigkeit und Qualifizierungsverfahren« »Datenblattelemente und Parameter« sowie »Testund Charakterisierungsmethoden« konzentrieren Keysight ist ein mitwirkendes Mitglied der JC-70-Norm für die beiden Untergruppen GaN und SiC Als ergänzende Lösung zu den Power Device Analyzern B1505A B1506A hat der Hersteller den Dynamic Power Device Analyzer PD1500A für die dynamische Charakterisierung entwickelt Der Fokus lag auf reproduzierbaren und zuverlässigen dynamischen DPT-Messungen für diskrete Si-SiCbasierte Leistungshalbleiter Vor Kurzem kam ein kundenspezifisches GaN-FET-Testboard heraus das mit dem Standard-PD1500A-System arbeitet Die PD1500A-Testmethoden folgen den Standards die durch den JC-70-Standard festgelegt werden kv