Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
03 2021 Elektronik 23 Embedded Zu beachten ist dass die Art der Konfigurierung des AXI Switch auch die HBM-Datenübertragungsrate und den Durchsatz beeinflussen kann und ebenfalls in die Betrachtung einbezogen werden sollte Wenn Entwickler einen bereits vorhandenen Entwurf mit dem Vitis-Tool benutzen müssen sie den Schaltungsentwurf unter Einsatz eines spezifischen DSA-Durchlaufs Device Support Archive modifizieren Vitis ist ein von Xilinx entwickeltes Programm das als Framework zur Entwicklung von FPGAs mit Standardprogrammiersprachen dient die als Beschleuniger in Rechenzentren eingesetzt werden und mit dem Software für eingebettete Prozessoren entwickelt werden kann Anforderungen an den Entwurf Für unterschiedliche HBM-Konfigurationen brauchen Entwickler den Zugriff auf den Schaltungsentwurf um den HBM-IP-Kern zu modifizieren und anschließend neue BitStröme und neue xsa dsa-Dateien zu generieren die vom Vitis-Tool zur Softwareentwicklung verwendet werden Für bestehende Entwürfe finden Entwickler Informationen auf den Github-Webseiten in den SDAccel-Beispielsammlungen der Internetseite zur Beschleunigerkarte Alveo U280 oder auch der Internetseite zum FPGA VCU128 von Xilinx die praktische Referenzdesigns Targeted Reference Design TRD enthält Warum muss man eine individuelle Schaltung für Alveo U280 erstellen wenn die DSAs bereits existieren? Angesichts der Weiterentwicklung der Algorithmen ermöglicht eine rekonfigurierbare Schaltung eine schnellere Adaption als es die Produktzyklen von Beschleunigerkarten mit festverdrahteter Funktion ermöglichen Es gibt mehrere Möglichkeiten eine individuelle Schaltung zu entwerfen Die schnellste ist der Einsatz des Vivado IP Integrator IPI Das Beispiel in Bild 3 zeigt einen Weg mit Verwendung des FPGAs MicroBlaze um den HBM-Datenverkehr per Software zu generieren Dies könnte auch in HLS SDAccel oder im Vitis-Tool mit Hardwarebeschleunigtem Speicherdatenverkehr geschehen Der Einsatz des MicroBlaze als Generator für den Datenverkehr macht es jedoch einfach die Datenmuster einschließlich der Speicheradressen zu steuern Außerdem können Entwickler so eine Standardvorlage für den Speichertest verwenden um Schleifen und diverse Muster zu modifizieren und zu erstellen um die optimale HBM-Datenübertragungsrate zu wählen Die Schritte zur Ausführung eines Entwurfs mit dem VitisTool oder dem SDK Software Development Kit sind ähnlich Sie umfassen Punkte wie die folgenden ➔ 1 Öffnen von Vivado File=>Project=>New Erstellen oder Öffnen eines existierenden Vivado-Entwurfs Auswahl von U280 VCU128 oder des eingesetzten US+- HBM-Bausteins ➔ 2 Erstellen der Blockschaltung Hinzufügen des HBM-IP-Kerns ➔ 3 Hinzufügen von MicroBlaze UART und etwaigen benötigten Peripherie-IPs ➔ 4 Validieren des Entwurfs und Generieren der Ausgangsprodukte validate_bd_design generate_target all get_files <> bd ➔ 5 Erstellen des HDL Wrapper für bd make_wrapper -files get_files <> bd -top ➔ 6 Ausführen der Synthese ➔ 7 Ausführen der Implementierung ➔ 8 Generieren des Bitstroms ➔ 9 Exportieren der Schaltung File=>Export Hardware Wird das Vitis-Tool eingesetzt müssen eventuell folgende Befehle ausgeführt werden If using 2019 2 write_hw_platform -fixed <> xsa If using 2019 1 write_dsa -fixed <> dsa ➔ 10 Öffnen des Vitis-Tools ➔ 11 Arbeitsbereich auswählen ➔ 12 Erstellen eines neuen Applikationsprojekts und eines neuen Board Support Package Bild 4 ➔ 13 Klicken auf Next Auswahl von Create from Hardware klicken auf + mit Auswahl der Dateiendung xsa ➔ 14 Klicken auf Next Auswahl CPU MicroBlaze Language C ➔ 15 Klicken auf Next Auswahl Memory Tests und klicken auf Finish ➔ 16 Erstellen und Ausführen des Speichertests auf dem Zielbaustein Anmerkung Das Projekt muss eine IP-Integrator-Blockschaltung mit HBM und MicroBlaze enthalten Auf diese Blockschaltung bezieht sich der Schaltungsentwurf um nahezu die maximale theoretische Datenübertragungsrate von 460 GByte s für beide HBM2-Stapel zu erreichen Dafür ist ein kontinuierlicher Datenstrom auf alle 16 verfügbaren Speicher-Controller MC über die AXI-Kanäle zu leiten Der Einsatz von Vitis zur Erstellung und Beschleunigung des HBM-Datenverkehrs ist eine schnelle und einfache Methode zur Verifizierung der Anforderungen an die Datenübertragungsrate zum Speicher und zur Sicherstellung dass diese erfüllt werden Daneben ermöglicht es Vitis auch HBMKonfigurationen zu erstellen um zu bestimmen welche für ein System optimal ist HS Chris Riley ist Applikationsingenieur bei Xilinx mit Sitz in Colorado und besonderer Expertise in allen speicherbezogenen Dingen Er hat seine gesamte Karriere bei Xilinx damit verbracht technische Probleme für Kunden zu beheben und hat immer noch Spaß daran Bevor er bei Xilinx zu arbeiten begann studierte er an der Colorado State University Elektrotechnik und Mathematik