Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
Mikroprozessoren und Ip von wertvollem Speicherplatz oder noch schlimmer zu unsachgemäßen Sicherheitseinstellungen führen die ungeschützte Löcher hinterlassen die äußerst schwierig zu erkennen und zu korrigieren sind Besondere privilegierte Anweisungen Die Armv7-M-Befehlssatzarchitektur ISA Instruction Set Architecture enthält einen genau definierten Satz von privilegierten Anweisungen Das Hauptproblem bei diesen Befehlen besteht darin dass sie wenn sie als Thread im unprivilegierten Modus ausgeführt werden stillschweigend fehlschlagen anstatt Ausnahmen bei der Verletzung von Privilegien auszulösen Dieses Verhalten stellt ein bedeutendes Problem für die TEEs dar die trapandemulate vollständig für Code unterstützen wollen der für den Betrieb in ungeschütztem Speicherplatz ausgelegt ist Nicht spezifizierte Bus-Fehler Die Armv7-M-Architektur definiert einen auf Systemebene reservierten Speicherbereich namens System Control Space SCS der Register für die Systemkonfiguration sowie die Statusberichterstattung und -steuerung bereitstellt Als ein Speicherbereich werden Leseund Schreiboperationen in die SCS-Register durch normale Ladeund Speicherbefehle und nicht durch privilegierte MSRund MRS-Befehle ausgeführt Tabelle Der gesamte Systembereich ist jedoch insofern etwas Besonderes als es sich um einen privilegierten Speicherbereich handelt in dem die MPU-Richtlinien nicht durchgesetzt werden Das bedeutet dass selbst wenn die MPU richtig konfiguriert ist um unprivilegierten Zugriff auf diesen Bereich zu verhindern unprivilegierte Leseund Schreiboperationen Busfehler auslösen statt Speicherverwaltungsfehler MemManage Je nach der spezifischen Implementierung der Mikroarchitektur können diese nicht spezifizierte Fehler auslösen die schwierig und teuer zu handhaben sind da der Kern den Busfehler einige Zyklen später auslöst ohne die genaue Adresse und oder Anweisung aufzuzeichnen die den privilegierten Speicher verletzt hat und die emuliert werden müsste Bild 1 Für Cortex-M-Prozessoren sind zwei Modi definiert Der Handler-Modus ist immer privilegiert der Thread-Modus dagegen kann privilegierte und unprivilegierte Zugriffsebenen haben Bild Hex-Five Befehl Beschreibung MRS read from special register z B PRIMASK MSR write to special register z B PRIMASK CPSIE enable interrupts faults SPSID disable interrupts faults WFI wait for interrupt WFE wait for event Tabelle Liste der privilegierten Befehle die keine Ausnahme für privilegierte Verletzungen verursachen wenn sie im unprivilegierten Thread-Modus ausgeführt werden Quelle Hex-Five elektronik de | elektronikautomotive de JETZT BUCHEN! Sonja Winkler | swinkler@wekafachmedien de | +49 89 255 56-1383 WERDEN SIE MIT IHRER LÖSUNG TEIL DER Elektronik automotive WORLD OF SOLUTIONS PRINT ONLINE EVENTS SOCIAL MEDIA Bildhinweis fotolia #190897096 | ra2 studio