Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
Fokus www markttechnik de 45 2025 14 Abkündigung von 6-Zoll-CMOS-Wafern Produktion auf 8-Zoll-Wafern ist zukunftssicher Die Abkündigung von 150-mm-CMOS-Wafern stellt ein strukturelles Branchenrisiko dar Unternehmen die auf ASICs angewiesen sind die bisher auf 150-mm-Wafern gefertigt wurden müssen jetzt handeln um ihre Versorgung zu sichern Engpässe beim Redesign zu vermeiden und ihre Differenzierung auf Systemebene zu wahren Dr Ulrich Bretthauer Product Marketing Manager X-FAB nach ICs zu befriedigen und die Kosten zu senken Während 300-mm-Wafer für fortschrittliche Knoten <90 nm zum Standard geworden sind werden viele Analogund Mixed-Signal-Chips immer noch auf 150-mm-Wafern mithilfe ausgereifter Knoten wie 0 6 µm Tabelle 1 gefertigt Während 300-mm-Wafer für fortschrittliche Technologieknoten seit mehr als zwei Jahrzehnten Standard sind wird es zunehmend schwieriger die Produktion von CMOS-Prozessen auf 150-mm-Wafern aufrechtzuerhalten Mit dem Rückgang der Produktionsmengen von 150-mm-Wafern ist die Beschaffung direkter und indirekter Materialien schwieriger und teurer geworden Gleichzeitig wurde die Wartung der Anlagen komplexer und damit auch kostspieliger Weil diese Kosten nicht mehr an die Kunden weitergegeben werden konnten sahen sich viele Foundries gezwungen die Produktion von 150-mm-Wafern einzustellen Dies führte zur Abkündigung der Prozesse mit Strukturbreiten von 0 6 µm und größer und stellte Hersteller in den Bereichen Automotive Industrie-Medizintechnik und anderen Branchen vor Herausforderungen Diese ausgereiften Knoten werden nach wie vor häufig für Analogund Mixed-Signal-ICs verwendet darunter Sensorschnittstellen und Power-Management-ICs PMICs Für viele Entwicklungsteams kam die plötzliche Ankündigung des Endes der Lebensdauer EOL von CMOS-Chips auf 150-mm-Wafern ohne große Vorwarnung In einigen Fällen löste die Ankündigung dringenden Handlungsbedarf aus um Lagerbestände zu evaluieren Neudesigns einzuleiten und über viele Jahre gefertigte Systeme neu zu validieren Gemäß dem JEDEC-Standard J-STD-048 – dem Benachrichtigungsstandard für Produktabkündigungen – haben Kunden ab der Ankündigung sechs Monate Zeit letzte Bestellungen Last-Time-Buy-Orders aufzugeben Nach Ablauf dieser Frist bleiben den Foundries zwölf Monate um diese Bestellungen abzuarbeiten und auszuliefern Dieser enge Zeitrahmen setzt Unternehmen erheblich unter Druck die Kundennachfrage schnell zu bewerten letzte Käufe zu sichern und mit der Planung von Ersatzprodukten zu beginnen In vielen Fällen besteht die einzige praktikable Lösung darin die betroffenen integrierten Schaltkreise auf einen neuen Prozessknoten zu migrieren – ein Aufwand der sowohl technische als auch geschäftliche Überlegungen erfordert insbesondere bei der Entwicklung eines kundenspezifischen ASICs Diese Überlegungen beginnen mit einer Bewertung der Wirtschaftlichkeit Ein ASIC sollte eine einzigartige Lösung bieten die Systemkosten Leistungsfähigkeit und Leiterplattenfläche optimiert und durch einen höheren Integrationsgrad einen Mehrwert schafft Im Rahmen einer technischen Bewertung müssen geeignete Technologien identifiziert deren verfügbare Eigenschaften be wertet und die Kosten für Prototypenund Wafergröße 150 mm 6 Zoll 200 mm 8 Zoll 300 mm 12 Zoll Einführungsjahr 1983 1992 1999 Prozessknoten 1 5 µm – 0 6 µm 0 6 µm – 90 nm 90 nm – 2 nm Hersteller elektronischer Produkte und Systeme sind auf eine zuverlässige Versorgung mit ICs angewiesen Dies gilt insbesondere in Branchen mit langen Produktlebenszyklen wie der Automobilbranche dem Maschinenbau der Medizin-Luftund Raumfahrttechnik Käufer von Halbleiterbauelementen vertrauen gerade hier auf eine stabile Versorgung mit Computerchips Einige Foundries haben jedoch im letzten Jahr angekündigt die Produktion von 150-mm-6-Zoll-CMOS-Wafern einzustellen Dadurch gerieten einige ihrer Kunden in eine schwierige Lage weil ihre Lieferketten gefährdet wurden Entwicklungsingenieure mussten sich darauf konzentrieren Engpässe zu vermeiden statt an neuen Produkten zu arbeiten Um die Gesamtsituation zu verstehen muss man sich die Entwicklung der Halbleitertechnologie vergegenwärtigen Parallel zur Verkleinerung der Prozessknoten wurden die Wafer-Durchmesser von 150 mm 6 Zoll auf 200 mm 8 Zoll und schließlich auf 300 mm 12 Zoll erhöht Neben dem Mooreschen Gesetz hat diese Vergrößerung entscheidend dazu beigetragen die steigende Nachfrage Tabelle 1 Die Halbleiterprozessknoten haben sich im Laufe der Zeit verkleinert