Der Blätterkatalog benötigt Javascript.
Bitte aktivieren Sie Javascript in Ihren Browser-Einstellungen.
The Blätterkatalog requires Javascript.
Please activate Javascript in your browser settings.
productronica 2025 22 Die offizielle Messezeitung www markttechnik de News innovativen Investitionsprojekten im Rahmen des Europäischen Chip-Gesetzes“ am 6 November 2024 im Bundesanzeiger veröffentlich Die Liste mit dem Gegenstand der Förderung wies explizit auch „Aufbauund Verbindungstechniken von Mikrochips und mikroelektronikbasierten Modulen oder Systemen inklusive Prüftechnologien Back-End “ mit aus Projektanträge mussten bis 10 Januar eingereicht werden Ich habe einige davon unterstützen und begleiten dürfen Jetzt zehn Monate und einige Runden Bürokratie - Überarbeitung und Anpassung der Anträge - später ist die geplante Förderrate so stark gesunken dass eine Teilnahme für viele Firmen insbesondere KMUs die doch wiederholt besonders gefördert werden sollten nicht mehr attraktiv ist Einige haben bereits frustriert hingewurfen und ihren Antrag zurückgezogen Wo und von wem sollen Advanced-Packaging-Foundries gebaut werden? Zunächst haben wir festgestellt dass der Schlüssel für den europäischen Erfolg auf diesem Gebiet in der Zusammenarbeit liegt Es hätte wenig Sinn wenn beispielsweise vier Firmen jeweils etwa 100 Millionen Euro in vier gleichartige Advanced-Packaging-Fertigungslinien investieren würden die dann mit jeweils 50 Millionen Euro aus öffentlichen Mitteln unterstützt würden Denn der europäische Markt wäre für die entstehnde Fertigungsapa zität viel zu klein ein gesunder Wettbewerb könnte nicht entstehen und das Risiko wäre hoch dass alle vier Projekte mittelfristig scheiterten Also schlägt das European Chapter der SEMI Integrated Packaging Assembly and Test – Technology Community ESiPAT-TC vor dass durch Zusammenarbeit und Koordination der Aktivitäten Fertigungskapazitäten für eine Vielzahl an Advanced Packaging Technologien aufgebaut wird und man in Allianzen und Clustern zusammenarbeitet Das würde zu einem sinnvollen und effizienten Einsatz der Investitionen führen öffentliche Förderungen eingeschlossen Also schlägt das European Chapter der SEMI Integrated Packaging Assembly and Test SiPAT vor dass 100 Millionen Euro in den Aufbau von einer oder zwei Ad vanced-Packaging-Linien fließen die eine öffentliche Förderung in Höhe von 40 Millionen Euro erhalten Und es haben sich bereits Unternehmen gefunden die daran interessiert sind? Das ESiPAT-TC oder einfach ESiPAT-Community genannt hat kürzlich einen Member Call durchgeführt auf dem vier Unternehmen kurz ihtre Pläne präsentiert haben die mitmachen wollen Deshalb habe ich oben das Beispiel anhand von vier Unternehmen durchgerechnet Wer will sich einbringen? Der Advanced-Packaging-Spezialist AEMtec in Berlin-Adlershof bringt sein langjähriges Knowhow ein und will Fan-Out-Wafer-Level-Packaging Variante Chip-First Mold-Middle RDL-Last aufbauen – offen zugängliche „First of a kind FOAK “ Fertigungskapazitäten wie vom Fördergeber gefordert Es ist geplant mit so genannten reconstituted 200-mm-Wafern zu arbeiten Allerdings führt AEMtec keine Dünnfilmprozessierung RDL – ReDistributed Layers durch Diese Fertigungsschritte wird deshalb eine weitere Firma übernehmen Das zeigt deutlich Die einzelnen Unternehmen in Europa sind zu klein um solche Advanced Packaging Technologien allein zu stemmen Ein Unternehmen alleinSie kann hier können nicht das gesamte Technologiespektrum des Advanced Packaging abbilden Das können wenn überhaupt nur die großen OSATs wie ASE und Amkor Technology und zunehmend die Silicon Foundries wie TSMC die wiederum nur für hochvolumige Aufträge zur Verfügung stehen Deshalb ist es für uns in Europa so wichtig zu kooperieren Für die Fan-In Wafer Level Packagingout-Techniken käme z Bder Anlagenbauer PacTech in Frage der ebenfalls auf dem ESiPAT-Community Member Call präsentiert hat PacTech ist die einerseits Equipment für das Advanced Packaging entwickelt und baut aber andererseits auch Advanced Packaging-Services wie die Dünnfilmprozessierung anbietet die für 200 mm und 300mm das Fan-Inout-Wafer-Level-Packaging und Fan-Out Waferund Panel Level Packaging benötigt wird Innovationen wie z Beine 3D-RDL-Technology - entwickelt in Europa - könnte hier durch eine Kooperation mit der Firma 3DiS Technologies aus Frankreich zur industriellen Volumenreife geführt und angeboten werden ein Alleinstellungsmerkmal für einen Europäischen Hersteller weil es diese Technologie in anderen Regionen noch nicht gibt Wenn es darum geht Chiplets auf Substrate zu setzen und interelligent in 2D und 3D zu verbinden dann kommt Swissbit ins Spiel die in Berlin-Marzahn eine sehr beeindruckende Packaging-Fab gebaut hat und sich jetzt mit Packaging Foundry Services neben ihrem internen Geschäft auch für Dritte öffnen will Als viertes ist ein Consortium dabei das aus Thales Radiall und Foxconn besteht und demnächst eine Firma – vorläufig NewCo genannt – in Frankreich aufbauen will wo Fertigungskapazitäten für Fan-Out Wafer-Level-Packaging Variante RDL-First Chip-Middle Mold-Last basierend auf 300 mm reconstituted Wafern entstehen soll Warum will Foxconn als taiwanisches EMS-Unternehmen in Europa investieren? Foxconn hat entschieden ins Fanout-Wafer-Level-Packaging einzusteigen um einen größeren Teil der Wertschöpfungs kette abzudecken Im Mai dieses Jahres hatten Thales Radiall und FoxConn gemeinsam angekündigt bis 2031 eine Advanced-Packaging-Fab in Frankreich zu bauen die pro Jahr 100 Millionen System in Package SiP fertigen soll Zielmärkte sind die europäischen Automotive Telekom-Luftund Raumfahrtsowie Defence-Industrien Thales teilte damals mit dass diese Initia tive auch andere Akteure aus der europäischen Industrie anziehen sollte und dass über 250 Millionen Euro in das Projekt fließen könnten Thales benötigt diese Technologie im eigenen Haus das Projekt soll aber auch für Dritte offen sein Kommt sich dies nicht mit AEMtec ins Gehege? Das ist ESiPAT-TC 2014 hatte sich eine Industrie-Inter essengruppe von Packaging-Unternehmen gegründet um auf dem Gebiet des Packaging zu kooperieren und Lobby-Arbeit in Brüssel zu leisten 2016 zog die Interessengruppe unter das Dach der SEMI und bildet hier das European Chapter der SEMI in te grated Packaging Assembly and Test SiPAT kurz ESiPAT-TC wobei TC für Technology Community steht »Unter dem SEMI-Dach konnten wir sicherstellen das paneuropäische Netzwerk zu er halten und auszu bauen« sagt Chair Steffen Kröhnert Derzeit sind 15 Unternehmen Mitglied der Technology Community Es gibt einen Aufnahmeantrag über den das Executive Committee entscheidet Die Mitglieder be zahlen einen jährlichen symbolischen Mitgliedsbeitrag von 500 Euro Damit soll eingeschränkt werden dass Firmen nur dabei sein wollen um an Informationen heranzukommen selbst aber nichts beitragen Weil die ESiPAT zur SEMI gehört müssen ESiPAT-Mitglieder auch SEMI-Mitglieder sein »Das Advanced Packaging-Thema nimmt jetzt kräftig an Fahrt auf die europä ischen Projekte konkretisieren sich und ich bin mir sicher dass die ESiPAT TC schnell wachsen wird Unser Ziel ist bis Ende nächsten Jahres auf 50 Mitglieder zu wachsen« erklärt Kröhnert Das sind die Ziele die sich die ESiPAT gesetzt hat • Aufbau und Pflege eines starken Back end-Netzwerks in den Regionen • Stärkung des Austauschs zwischen lokalen Zulieferern und Herstellern von Packaging-Geräten und Anbietern von Packaging-Services • Überblick über die Fähigkeiten und Kapazitäten der europäischen SiPAT-Mitglieder geben • Benchmarking von Backend-Einrich - tungen • Interessenvertretung und Lobby arbeit für die EU-Packaging-Montageund Testindustrie • Anstoß von EUfinanzierten Projekten Die ESiPAT TC ist eine regionale Gruppe innerhalb von Advanced Packaging and Hetero geneous Integration APHI der SEMI Neben dem Europe Chapter gibt es das Taiwan Chapter und das America‘s Chapter ha Faninund Fanout-Wafer-Level-Packaging Das Fanout-Wafer-Level-Packaging FOWLP ist eine Technologie zur Halbleiterintegration die mehr Leistung höhere Integrationsdichte und stärker miniaturisierte Packages ermöglicht als herkömmliche Ansätze Anders als beim Fanin -Wafer-Level-Packaging bei dem Umverdrahtungen auf die ur sprüng liche Grundfläche des Chips beschränkt sind werden die Leiter bahnen beim FOWLP sowohl inner halb der Chipfläche verteilt als auch auch darüber hinaus Fan Out Dies wird erreicht indem die Chips mittels Mold-Vergusses Compression Molding in einen rekonstituierten Wafer eingebettet werden der die zusätzliche Fläche für die Fanout-Umverdrahtungslagen RDL liefert Sie ermöglichen Verbindungen über Chipkanten hinaus und erlauben daher die Integration kleiner Chips und mehrerer Komponenten wie analoge und digi tale Komponenten in einem einzigen Package Um noch mehr Chips parallel verar beiten zu können gehen die Hersteller zum Fanout-Panel-Level-Packaging FOPLP über das pro Chip billiger zu sein verspricht Das rechnet sich allerdings nur für sehr große Volumen eines Produktes die in der Regel bei den großen OSATs IDMs OEMs oder den Sili - con Foundries gefertigt werden ha ➡ Fortsetzung von Seite 1 »Jetzt bauen wir Advanced Packaging in Europa auf «